CURSO: MICROPROCESSADORES E MICROCONTROLADORES

Transcrição

1 UNIVERSIDADE FEDERAL DO PARÁ (UFPA) INSTITUTO DE TECNOLOGIA (ITEC) FACULDADE DE ENGENHARIA DE COMPUTAÇÃO (EngeComp) CURSO: MICROPROCESSADORES E MICROCONTROLADORES Autor: Marcelo Barretto Ano: 2010 Mestre em Engenharia Elétrica - PUC/Rio Professor Adjunto 4 Site na UFPA: barretto@ufpa.br Belém Pará

2 SUMÁRIO LISTA DE FIGURAS... 5 I - CONCEITOS BÁSICOS... 9 I.1 - HISTÓRICO... 9 I.2 - CPU, MEMÓRIAS E DISPOSITIVOS DE ENTRADA/SAÍDA I.3 - SISTEMA DE BARRAMENTOS I.4 - ARQUITETURA PADRÃO DE UM MICROPROCESSADOR I.5 - EXECUÇÃO DE INSTRUÇÕES EM MICROPROCESSADORES I.6 - ALGUMAS INSTRUÇÕES IMPORTANTES I.7 - CAPACIDADE DE INTERRUPÇÃO I.8 - TÉCNICAS DE ENTRADA E SAÍDA I.9 - DECODIFICAÇÃO DE ENDEREÇOS DE MEMÓRIA I.10 - DECODIFICAÇÃO DE ENDEREÇOS DE ENTRADA/SAÍDA II - OS MICROPROCESSADORES DA INTEL E AMD II.1 - O 8086/ II Arquitetura II Características Gerais II Capacidade de Interrupção II.2 - O II Arquitetura e Características II Diferenças no Conjunto de Instruções II Implicações no Desempenho de um Microcomputador II.3 - OS II Diferenças de Arquitetura e Características II Diferenças no Conjunto de Instruções II Versões 80386, 80386SX e 80386SL II Implicações no Desempenho de um Microcomputador II.4 - OS I II Diferenças de Arquitetura e Características II Diferenças na Capacidade de Processamento II.5 - OS PENTIUM, PENTIUM MMX E PENTIUM PRO II Diferenças de Arquitetura e Características II Benchmarks II.6 - OS PENTIUM II II Arquitetura e Características II Benchmarks II.7 - ÚLTIMOS MICROPROCESSADORES DA INTEL II Linha Pentium III

3 II Linha Celeron II Linha Pentium II Linha IA II Linha Servidores II Linha Desktop II Linha Mobile II.8 - CARACTERÍSTICAS DOS MICROPROCESSADORES DA AMD II K II K II K II K6-III II Duron II Athlon II Athlon XP II Últimos Microprocessadores da AMD II Linha para Desktops e Notebooks - Athlon 64 FX II Linhas para Servidores e Workstations - Opteron II Linha para Notebooks - Turion 64 X2 Dual-Core Mobile III - CARACTERÍSTICAS GERAIS DOS SISTEMAS DE BARRAMENTOS III.1 - OS BARRAMENTOS PRINCIPAIS ISA, EISA E MCA III O Barramento ISA III O Barramento EISA III O Barramento MCA III.2 - OS BARRAMENTOS LOCAIS SECUNDÁRIOS VESA, PCI E AGP III O Barramento VESA III O Barramento PCI III O Barramento AGP III.3 - OS BARRAMENTOS SECUNDÁRIOS IDE, EIDE (PATA) E SATA III A interface IDE III A Interface EIDE III A Interface SATA III Inovações do padrão SATA III.4 - OS BARRAMENTOS SECUNDÁRIOS SCSI E SAS III O Barramento SCSI III O Barramento SAS III.5 - BARRAMENTOS FIBRE CHANNEL E INFINIBAND III O Barramento Fibre Channel III O Barramento InfiniBand IV - SUPORTE AO DESENVOLVIMENTO DE SOFTWARE BÁSICO IV.1 - ESTRUTURA DE UM PROGRAMA NA MEMÓRIA

4 IV.2 - MONTADORES E DEPURADORES DE LINGUAGEM ASSEMBLY IV.3 - USO DE UM DEPURADOR DE LINGUAGEM ASSEMBLY V - OS MICROPROCESSADORES DA MOTOROLA V.1 - O V Arquitetura V Diferenças no Conjunto de Instruções V Capacidade de Interrupção V.2 - O V.3 - O V.4 - O V.5 - O V.6 - O V.7 - OS POWERPC (IBM/APPLE/MOTOROLA) V Origem V A Família PowerPC V O PowerPC G V O PowerPC G V O PowerPC VI - INTRODUÇÃO AOS MICROCONTROLADORES VI.1 - ARQUITETURA INTERNA VI.2 - OS MICROCONTROLADORES 8051 E 8052 DA INTEL VI.3 - O MPC860 DA MOTOROLA VI.4 - OS PICS DA MICROCHIPS VI.5 - OUTROS MICROCONTROLADORES VII - AS ARQUITETURAS RISC VII.1 - NOÇÕES DE ARQUITETURA RISC VII.2 - O PROJETO MIPS VII.3 - TENDÊNCIAS EM ARQUITETURAS RISC VIII - ARQUITETURAS NÃO CONVENCIONAIS VIII.1 - ARQUITETURAS PARALELAS VIII.2 - MÁQUINAS MIMD À PASSAGEM DE MENSAGENS VIII.3 - TENDÊNCIAS EM ARQUITETURAS PARALELAS IX - BIBLIOGRAFIA IX.1 - LIVROS IX.2 - LINKS IX.3 - ARTIGOS IX.4 - MANUAIS

5 LISTA DE FIGURAS Figura 1 Foto do Intel 4004 (1971)... 9 Figura 2 Foto do Intel 8008 (1972)... 9 Figura 3 Fotos do Intel 8080 plástico (uso comercial) e cerâmico (uso militar) Figura 4 Foto do Motorola Figura 5 Foto do MOS Technology Figura 6 Foto do Zilog Z80A Figura 7 Foto do Motorola Figura 8 Foto do Intel 8088 (CPU do IBM-PC) Figura 9 Foto do Motorola Figura 10 Foto do Intel 80386DX Figura 11 Foto do Intel Figura 12 Sistema de Microcomputador Típico e suas Interfaces Figura 13 Arquitetura Padrão de um Microprocessador Figura 14 Execução de Instruções por um Microprocessador Passo-a-Passo Figura 15 Execução da Instrução LDA Figura 16 Mecanismo de Interrupção no INTEL Figura 17 Mecanismo de Interrupção (Modo 2) no ZILOG Z Figura 18 Mecanismos de Prioridade de Interrupção ZILOG e INTEL Figura 19 Interrupções em um sistema Pentium 4 da INTEL Figura 20 Entrada/Saída por Acesso Direto à Memória Figura 21 Uso de 2 canais de DMA em sistema Pentium Figura 22 - Circuito exemplo da função do decodificador de endereço de memória Figura 23 - Mapa de memória do microprocessador do exemplo Figura 24 Endereços de Memória em um sistema Pentium 4 da INTEL Figura 25 - Circuito exemplo da função do decodificador de endereço de E/S Figura 26 - Mapa de E/S do microprocessador do exemplo Figura 27 Endereços de E/S em um sistema Pentium 4 da INTEL Figura 28 Arquitetura do Figura 29 Busca da Rotina de Serviço de Interrupção no Figura 30 CPU Figura 31 - Substrato do Intel Figura 32 - Pastilhas Intel 386DX-33 e Intel 386SX Figura 33 Registradores do Figura 34 - Pastilha AMD 386-SX Figura 35 - Pastilha Intel 486DX Figura 36 Fotos dos Pentium P54C ou Figura 37 Diagrama em Blocos do Pentium Figura 38 Pipelines de Inteiros do Pentium Figura 39 Integração dos Pipelines de Inteiros e de Ponto Flutuante do Pentium Figura 40 Foto do Pentium MMX P55C ou Figura 41 Novos Tipos de Dados do Pentium MMX Figura 42 Registradores MMX Figura 43 Estrutura Pipeline MMX

6 Figura 44 Instrução PADD[W] Figura 45 Instrução PADDUS[W] Figura 46 Instrução PMADD Figura 47 Pipeline do Pentium PRO Figura 48 As 3 unidades do Pentium PRO Figura 49 As 3 unidades com Caches Unificados do Pentium PRO Figura 50 Esquema de Multiprocessamento do Pentium PRO Figura 51 CPU Pentium II Figura 52 Desempenho do Pentium II relativo aos Pentium MMX e PRO Figura 53 Benchmarks de processadores INTEL, AMD e CYRIX Figura 54 Benchmarks de processadores Pentium II e Celeron Figura 55 Foto do Pentium III Figura 56 Arquitetura do Pentium III Figura 57 Foto do Pentium III Xeon Figura 58 Foto do Celeron Figura 59 Foto do Pentium Figura 60 Foto Substrato do Pentium Figura 61 Arquitetura do Pentium Figura 62 Foto do Itanium Figura 63 Foto do Core 2 Quad Figura 64 Foto do i Figura 65 Foto do AMD K Figura 66 Fotos do AMD Duron e INTEL Celeron Figura 67 Diagrama em Blocos do ATHLON Figura 68 Foto do Athlon 64 X Figura 69 Arquitetura do Athlon 64 FX Socket F Figura 70 Arquitetura do Athlon 64 FX Socket AM Figura 71 Arquitetura do Athlon 64 FX Socket Figura 72 Foto do Opteron Figura 73 Diagrama em Blocos do Opteron Socket F Figura 74 Diagrama em Blocos do Opteron AM Figura 75 Foto do Turion 64 X Figura 76 Características da Arquitetura do Turion 64 X2 Dual-Core Figura 77 A Interface AGP Figura 78 Arquitetura de uma placa-mãe Figura 79 Exemplo de placa-mãe Figura 80 Desempenho da Interface AGP Figura 81 Benchmark entre duas placas gráficas AGP e PCI Figura 82 Conector SATA Figura 83 Estrutura de um Programa na Memória (do 8085 ao i486) Figura 84 Processo de Desenvolvimento de Software em Assembly Figura 85 Diagrama em Blocos do Figura 86 Diagrama em Blocos do Figura 87 Foto do PowerPC G Figura 88 Desempenho do Power Mac G Figura 89 Arquitetura Power Mac G4 Dual 1.25 GHz Figura 90 Foto do PowerPC G5 Quad Figura 91 Desempenho relativo dos Power Mac G5 Dual e Quad Figura 92 Arquitetura Power Mac G5 Dual 1.25 GHz Figura 93 Diagrama em Blocos do Microcontrolador 8052 da INTEL

7 Figura 94 Organização de memória do Figura 95 Evolução nas necessidades em computação científica Figura 96 Evolução nas necessidades de processamento de voz e imagem Figura 97 Crescimento do Desempenho de Computadores Figura 98 Taxa de Crescimento da Freqüência de Relógio Figura 99 Taxa de Crescimento do Número de Transistores por Chip Figura 100 Classificação de Flynn Figura 101 Os 500 computadores mais rápidos do mundo Figura 102 Dois Modelos de Arquiteturas Paralelas MIMD Figura 103 O IBM SP Figura 104 O INTEL Paragon

8 LISTA DE TABELAS LISTA DE TABELAS... 8 Tabela 1 Modelos do Celeron Tabela 2 Modelos do Celeron D Tabela 4 Modelos do Athlon Tabela 5 Modelos do Athlon 64 FX Tabela 6 Modelos do Opteron Tabela 7 Modelos do Turion Tabela 8 Barramentos ISA 8 bits e 16 bits Tabela 9 ISA 16 bits e EISA Tabela 10 Desempenho de Barramentos Tabela 11 Desempenho do Barramento de Dados Tabela 12 Taxas de Transferência EIDE e Ultra-ATA Tabela 13 Comparação de esata com outros barramentos Tabela 14 Barramentos EIDE e SCSI Tabela 15 Taxas de Transferência SCSI Tabela 16 Detalhes do Barramento SCSI Tabela 17 Características das Interfaces SATA, SAS e FC Tabela 1 Modelos do Celeron Tabela 2 Modelos do Celeron D Tabela 4 Modelos do Athlon Tabela 5 Modelos do Athlon 64 FX Tabela 6 Modelos do Opteron Tabela 7 Modelos do Turion Tabela 8 Barramentos ISA 8 bits e 16 bits Tabela 9 ISA 16 bits e EISA Tabela 10 Desempenho de Barramentos Tabela 11 Desempenho do Barramento de Dados Tabela 12 Taxas de Transferência EIDE e Ultra-ATA Tabela 13 Comparação de esata com outros barramentos Tabela 14 Barramentos EIDE e SCSI Tabela 15 Taxas de Transferência SCSI Tabela 16 Detalhes do Barramento SCSI Tabela 17 Características das Interfaces SATA, SAS e FC

9 I - CONCEITOS BÁSICOS I.1 - Histórico A história dos microprocessadores é brevemente resumida a seguir com o destaque de algumas datas importantes: Década de 40: Válvula e Transistor (1948) Década de 50: Comercialização do transistor Década de 60: Circuitos Integrados SSI ("Small Scale Integrated") 1968: => Bob Noyce e Gordon Murray fundam a Intel 1969: => Jerry Sanders e sete amigos fundam a Advanced Micro Devices (AMD) Obs.: Os três saíram da Fairchild Semiconductor Década de 70: Circuitos Integrados MSI ("Medium Scale Integrated") 1971: => Circuitos Integrados LSI ("Large Scale Integrated") => INTEL 4004 (CPU do primeiro microcomputador de 4 bits) Figura 1 Foto do Intel 4004 (1971) 1972: => INTEL 8008 (CPU do primeiro microcomputador de 8 bits) Figura 2 Foto do Intel 8008 (1972) 1974: INTEL 8080 (4.500 transistores e 10 vezes mais rápido que o 8008) 9

10 Figura 3 Fotos do Intel 8080 plástico (uso comercial) e cerâmico (uso militar) : MOTOROLA 6800 Figura 4 Foto do Motorola : => TEXAS 9800 (CPU do primeiro microcomputador de 16 bits) 1977: MOSTEK 6502 ==> Apple I, II e II plus 10

11 Curso de Microprocessadores Figura 5 Foto do MOS Technology : ZILOG Z80 ==> TRS-80 Figura 6 Foto do Zilog Z80A : => Circuitos Integrados VLSI ("Very Large Scale Integrated") MOTOROLA 6809 (Melhor CPU de 8 bits do mercado) Figura 7 Foto do Motorola : => INTEL 8088/8086 ( transistores integrados) Microprocessadores BIT-SLICE (de 2 a 64 bits) 11

12 Figura 8 Foto do Intel 8088 (CPU do IBM-PC) Década de 80: 1980: => MOTOROLA ( transistores integrados) Figura 9 Foto do Motorola : => MOTOROLA : => INTEL 80186/80188 => INTEL ( transistores integrados) 1984: => MOTOROLA : => INTEL (ou 80386DX, ou i386) 12

13 Figura 10 Foto do Intel 80386DX : => MOTOROLA : => INTEL 80386SX 1989: => INTEL i486 ( transistores) ou 486 DX Figura 11 Foto do Intel Década de 90: 1991: => INTEL i386sl, i486sx Microprocessadores com tecnologia RISC 1992: => INTEL i486dx2/50 e i486dx2/ : => INTEL Pentium 1995: => INTEL Pentium Pro (5,5 milhões de transistores) 1997: INTEL Pentium II (7,5 milhões de transistores) e Pentium MMX 1998: => Pentium II Xeon e Celeron 1999: => Pentium III (9,5 milhões de transistores) e Pentium III Xeon Século 20: 2000: => Pentium 4 (42 milhões de transistores) 2001: => Xeon e Itanium 2002: => Tecnologia Hyper-Threading nos processadores 2003: => Tecnologia móvel Centrino 13

14 2004: => Conexão de rede PRO/Wireless 2915ABG 2005: => Pentium M (140 milhões de transistores) 2006: => Plataforma Centrino Duo, plataforma Viiv e processador Core 2 Duo => Pentium D 900 (376 milhões de transistores) 2007: => Dual Core Itanium 9150 (1,72 bilhão de transistores) 2008: => Core 2 Extreme Q9000 (410 milhões de transistores) => Core 2 Quad Q9100 (820 milhões de transistores) 2009 => Xeon MP X7460 (1,9 bilhão de transistores) => Atom Z MHz (47 milhões de transistores) => Core i7-965 Extreme Edition (731 milhões de transistores) 2010 => Itanium 2 Quad Core Tukwila (2,0 bilhões de transistores) I.2 - CPU, Memórias e Dispositivos de Entrada/Saída Os próximos parágrafos procuram dar uma idéia da nomenclatura utilizada no restante deste documento e introduzir os componentes principais da arquitetura de microcomputadores ou de circuitos controlados a microprocessador. O HARDWARE consiste de circuitos eletrônicos responsáveis pela execução direta de instruções em linguagem de máquina: CIs, placa impressa, cabos, fontes de alimentação, etc. O SOFTWARE consiste de algoritmos e suas representações no computador (programas) e o FIRMWARE é um software embutido em circuitos eletrônicos. É comum dizer que qualquer operação feita por software pode também ser construída por hardware e qualquer instrução executada pelo hardware pode também ser simulada por software. Um sistema de microcomputador típico é mostrado na figura 12. Basicamente, são três os componentes de qualquer sistema controlado por microprocessador ou mesmo de um sistema de computação: Unidade Central de Processamento (CPU), Memória e Dispositivos de Entrada/Saída (E/S). A CPU tem finalidade óbvia, a de controlar o sistema como um todo. A memória serve para armazenar os dados que serão manipulados e os dispositivos de E/S para a comunicação da máquina com o mundo exterior (usuário). Os vários tipos de Memória são definidos a seguir: RAM - "Random Access Memory": memória de leitura/escrita, volátil, para armazenamento temporário de programas e dados. Originalmente, o termo foi usado devido ao acesso direto a qualquer locação da memória, o que não acontecia com memórias ditas offline, tais como fitas magnéticas, cujo acesso era seqüencial. RAM Estática - RAM com menor densidade e mais rápida que a RAM dinâmica. Não necessita de circuitos adicionais em um microcomputador. RAM Dinâmica - RAM com maior densidade e mais lenta que a RAM estática. Necessita de circuitos adicionais de controle em um microcomputador. ROM - "Read Only Memory": memória programada quando a pastilha é fabricada, não podendo ser modificada. É usada para armazenamento permanente de programas e dados; PROM - "Programmable ROM": memória programada por um dispositivo programador de PROM. Programável uma única vez; EPROM - "Erasable PROM": memória que pode ser apagada e reprogramada várias vezes. Apagável pela incidência de raios ultravioleta e programável por um dispositivo programador de EPROM; EEPROM - "Erasable Electrically PROM": memória EPROM eletricamente modificável, sem necessidade de dispositivos externos apagadores ou programadores. FLASH-ROM - A diferença da Flash-ROM para a EEPROM é que na Flash-ROM não é possível apagar somente um determinado endereço dentro da memória e reprogramar apenas um dado, isto é, na Flash-ROM é necessário reprogramar toda a memória, mesmo se deseja alterar apenas um único dado. 14

15 Os Dispositivos de Entrada/Saída são os componentes que viabilizam a interface com o usuário, tais como: portas seriais, portas paralelas, conversores análogo-digitais, etc. CPU, memória e dispositivos de Entrada/Saída são interligados através de um sistema de barramentos, o qual será explicado na próxima seção. Microprocessador (CPU) Memória RAM Memória EPROM Barramento de Endereços Barramento de Dados Barramento de Controle Interfaces de Interação c/ o Usuário Interfaces para Memória Secundária Interfaces de Controle e Sensoreamento HD CD-ROM R/W Imp. Matricial Monitor Sensor Válvula Modem Scanner Figura 12 Sistema de Microcomputador Típico e suas Interfaces I.3 - Sistema de Barramentos Um sistema de barramentos é definido como um conjunto físico de linhas de sinal que possuem funções específicas dentro do sistema. O sistema de barramentos de um microcomputador é composto de 3 barramentos (ver figura 12) independentes em suas funções elétricas: o barramento de endereços, o barramento de dados e o barramento de controle. O Barramento de Endereços é apenas de saída (em relação CPU) e define o caminho de comunicação dentro do sistema. 15

16 O Barramento de Dados é bidirecional, sendo o meio de comunicação entre os componentes do sistema. Na saída de dados da CPU, estes são gerados pelo microprocessador (CPU) e enviados a uma unidade que é selecionada pelo barramento de endereços. Na entrada de dados, estes são gerados por uma unidade particular e enviados ao microprocessador. O Barramento de Controle, como o próprio nome indica, envia e recebe os sinais de controle necessários à transferência de dados no sistema. Este barramento é composto, basicamente, de 4 tipos de sinais: leitura de memória ativa, escrita de memória ativa, entrada através de dispositivo externo ativo e saída através de dispositivo externo ativo. I.4 - Arquitetura Padrão de um Microprocessador Depois de se examinar um sistema de microcomputador de forma global, nesta seção será apresentada a arquitetura padrão de um microprocessador, exibida na figura 13. Destacam-se os seguintes blocos: Registrador de Instrução (RI) - registrador que armazena a instrução sendo executada; Contador de programa ("Program Counter - PC") - registrador que armazena o endereço de memória da próxima instrução a ser executada; Acumulador - registrador que contém o dado a ser processado; Apontador de pilha ("Stack Pointer - SP") - registrador que aponta para o endereço de retorno de subrotina, sendo este último armazenado em uma pilha na memória; Unidade Lógica e Aritmética (ULA) - circuito combinacional utilizado para operações lógicas e aritméticas envolvendo dois operandos; Decodificador de instruções - circuito combinacional utilizado para determinar qual a próxima instrução a ser executada. Isto é feito a partir do código de operação armazenado previamente no Registrador de Instrução; Unidade de controle - circuito seqüencial interno ao microprocessador utilizado para gerar os sinais de controle necessários à execução da instrução previamente decodificada; Registradores auxiliares - conjunto de registradores de rascunho que podem ser usados em conjunto ou separadamente para operações intermediárias, sem que seja necessário o acesso sistemático à memória; Flags conjunto de Flip-Flops destinados a guardar as condições resultantes da execução de instruções. Tais flags são fundamentais no sentido em que se constituem no único mecanismo que o programador Assembly dispõe para desvios de processamento e implementação de algoritmos. 16

17 Buffer de Dados Barramento de Dados RI Código de Instrução Decodificador Informação Complementar SP PC X Apontador de Pilha Contador de Programa R1. Rn Acumulador Unidade Lógica e Aritmética (ALU) S Z Unidade de Controle Registradores de Rascunho CY AC Buffer de Endereço P Sinais de Controle Barramento de Endereços Flags Figura 13 Arquitetura Padrão de um Microprocessador I.5 - Execução de Instruções em Microprocessadores Nesta seção serão dadas as explicações básicas para o entendimento dos microprocessadores mais comuns do mercado. Antes de mostrar o procedimento de execução de instruções é necessário detalhar alguns aspectos: os flags de condição, o formato das instruções e as operações básicas (de leitura e escrita) de um microprocessador. Flags de Condição: Um "flag" é "SETADO", forçando-se o bit de flag para "1" e é "RESETADO", forçando-se o bit de flag para "0". Quando uma instrução afeta um flag este é alterado da seguinte maneira: ZERO: Se o resultado da instrução tem valor 0, então Z 1 senão Z 0; SINAL: Se o bit mais significativo do resultado da operação tem valor 1, então S 1 senão S 0; PARIDADE: Se a soma dos bits do resultado da operação é 0, então P 1 (paridade PAR) 17

18 senão P 0 (paridade ÍMPAR); CARRY: Se o resultado da instrução provoca um "carry" (na adição) ou um "borrow" (na subtração ou comparação), então C 1 senão C 0; CARRY AUXILIAR: Se a instrução causou um carry do bit 3 para o bit 4, então AC 1 senão AC 0. Cada microprocessador tem seus próprios bits de flag. Os flags anteriormente mencionados são os mais comuns de serem encontrados na maioria dos microprocessadores. Mostra-se a seguir o formato de instrução, por exemplo, de um microprocessador de 8 bits. A partir deste entendimento, pode-se por analogia, entender o formato de instruções de outros microprocessadores. Assim, o formato de instrução do INTEL 8085 é utilizado como exemplo básico. Formato de Instrução e dado no Instruções de um byte D7 D6 D5 D4 D3 D2 D1 D0 Código de Operação Ex.: MOV R1,R2 ; R1 <- R2 Obs.: O endereço do primeiro byte das instruções é sempre usado como o endereço de instrução. 2. Instruções de dois bytes D7 D6 D5 D4 D3 D2 D1 D0 Código de Operação D7 D6 D5 D4 D3 D2 D1 D0 Info. Complementar Ex.: MVI R,dado ; R <- dado 3. Instruções de três bytes D7 D6 D5 D4 D3 D2 D1 D0 Código de Operação D7 D6 D5 D4 D3 D2 D1 D0 Info. Complementar D7 D6 D5 D4 D3 D2 D1 D0 Info. Complementar Ex.: LXI Rp, dado 16 ; Rh <- (byte3) ; Rl <- (byte 2) 18

19 Nas seções anteriores foram mostrados os componentes básicos de um circuito controlado a microprocessador, a arquitetura padrão dos microprocessadores e a CPU do sistema. Isto era indispensável para a compreensão do capítulo e do curso como um todo. Ainda com o intuito de mostrar como instruções são executadas em microprocessadores, também se faz necessário explicar as operações básicas de um computador ou circuito controlado a microprocessador. Estas são as operações de leitura de memória e escrita na memória. Operações Básicas de um Computador: Operação de Leitura: 1. A memória recebe o endereço e a solicitação de leitura; 2. A memória localiza a célula decodificando o endereço; 3. Operação de leitura propriamente dita; 4. Intervalo em que a memória não é acessível por razões técnicas ("Descanso"). Ciclo de Acesso à Memória: fases 1, 2 e 3 Ciclo da Memória: fases 1, 2, 3 e 4 Operação de Escrita: 1. A memória recebe o endereço, o dado e uma solicitação de escrita; 2. A memória localiza a célula decodificando o endereço; 3. Operação de escrita propriamente dita; 4. ("Descanso"). Obs.: A operação de leitura é muito mais freqüente que a operação de escrita. Ciclo de Instrução Uma instrução é executada por um microprocessador durante um intervalo de tempo particular à instrução, chamado, CICLO DE INSTRUÇÃO. Um ciclo de instrução é composto de vários ciclos de máquina que variam de acordo com a instrução. Cada ciclo de máquina, por sua vez tem a duração de vários períodos de relógio. Em seguida, o ciclo de instrução é detalhado. O formato da instrução em linguagem de máquina é mostrado a seguir. Com base neste formato pode-se descrever textualmente o ciclo de instrução. Linguagem de Máquina ==> Código de Operação Informação Complementar CICLO DE INSTRUÇÃO: 1. BUSCA 19

20 2. EXECUÇÃO a) Envio de um endereço para a memória e execução de uma leitura; b) Incremento do registrador de endereço de instrução; a) Decodificação do código de operação; b) Execução da instrução; 3. VOLTA PARA FASE 1 --> Pode haver desvio: - Incondicional: o valor do registro de endereço de instrução é alterado; - Condicional: se a condição é satisfeita, a seqüência linear é interrompida. É importante ressaltar que cada ciclo de instrução é composto por vários ciclos de máquina.. A figura 14 procura ilustrar o procedimento de execução de um pequeno programa, passo-a-passo, já armazenado na memória e a figura 15 mostra, sob a forma de diagrama de tempo, a execução da instrução LDA 0420, com todos os seus ciclos de máquina e períodos de relógio. 20

21 Caracter "A" do teclado 5 5 Porta de Entrada 01 Acumulador 5 Registrador de Instrução 16 Microprocessador Endereço Conteúdo 0100 IN STA OUT Memória de Programa Endereço A Conteúdo Memória de Dados 16 Porta de Saída Caracter "A" para o monitor de Vídeo Figura 14 Execução de Instruções por um Microprocessador Passo-a-Passo 21

22 T 1 T 2 T 3 T 4 T 5 T 1 T 2 T 3 T 4 T 5 T 1 T 2 T 3 T 4 T 5 T 1 T 2 T 3 T 4 T 5 Fase Busca Exec. Busca Exec. Busca Exec. Busca Exec. Ciclo Ciclo M1 Ciclo M2 Ciclo M3 Ciclo M4 Oper. PC RI <- LDA >1002 Não Usado RI < >1003 Não Usado RI < Não Usado Bar. Dados <-(0420) A <- (0420) Busca do Código de Operação da Instrução e Transferência deste código para o Registrador de Instrução (RI) Busca do primeiro byte do endereço e transferência para dentro da parte de endereço do RI, byte de menor ordem Busca do segundo byte do endereço e transferência para dentro da parte de endereço do RI, byte de maior ordem A parte de endereço do RI é depositada no barramento de endereços Acumulador recebe o conteúdo da posição de memória, cujo endereço é 0420 RI Figura 15 Execução da Instrução LDA 0420 I.6 - Algumas Instruções Importantes Normalmente, podem-se separar as instruções de linguagem Assembly de um microprocessador em grupos. Tais grupos podem ser generalizados para a maioria dos microprocessadores com algumas pequenas diferenças. A título de exemplo, os grupos de instruções no 8085 são mostrados abaixo. Grupo de Transferência de Dados Move dado entre registradores ou entre locações de memória e registradores; Ex.: "MOVEs", "LOADs", "STOREs" e EXCHANGE; Grupo Aritmético "ADDs", "SUBTRACTs", "INCREMENTs" ou DECREMENTs" dados nos registradores ou na memória; 22

23 Grupo Lógico "ANDs", "ORs", "XORs", "COMPAREs", "ROTATEs" ou "COMPLEMENTs" dados entre registradores ou entre locações de memória e registradores; Grupo de Salto "JUMPs", "CALLs" e "RETs" condicionais ou incondicionais; Grupo de Instruções de Pilha, E/S e Controle de Máquina Incluem instruções de manutenção de pilha, leitura escrita na/da memória, "seta" ou lê máscaras de interrupção, seta ou limpa "FLAGs" I.7 - Capacidade de Interrupção Uma das técnicas de Entrada/Saída de dados mais utilizadas na atualidade é a Interrupção. Seu uso aplica-se tanto em computadores de um modo geral, como também no ambiente de automação industrial. INTERRUPÇÃO (IRQ) é um sinal de hardware enviado por um dispositivo periférico necessitando de imediata atenção da CPU. A utilização desta técnica, forçosamente, envolve sinais de hardware. É comum em softwares de apoio tradicionais, como o Norton Utilities da Symantec, observar a distinção entre Interrupções por Hardware e por Software. Segundo nomenclatura da INTEL, a diferença básica é que na Interrupção por Hardware, o endereço de salto, para o qual o microprocessador irá desviar o processamento é predefinido pelo hardware do microprocessador, enquanto que na Interrupção por Software, este endereço de salto pode ser alterado pelo usuário programador Assembly. Outro conceito relacionado às interrupções também merece ser comentado. É o mascaramento de Interrupções. Existem as Interrupções Mascaráveis e as Interrupções Não Mascaráveis. Quando as Interrupções são Mascaráveis o processador tem a capacidade de não aceitar o pedido de interrupção do periférico, deixando-o pendente, de tal forma que possa atendê-lo um tempo depois. Já nas Interrupções Não Mascaráveis, o processador não pode fazer isso, sendo obrigado a atender imediatamente a solicitação de interrupção do periférico. A fim de exemplificar estes conceitos e subsidiar as explicações sobre o mecanismo de Interrupção, é fornecida a seguir a sintaxe e a semântica de uma instrução básica para o entendimento deste mecanismo, a instrução RESTART. Instrução RST n (Restart) RST é uma instrução CALL de propósito especial. RST "push" ou "empurra" bytes do Program Counter (PC) sobre a pilha e então faz a CPU saltar para um dentre vários endereços predeterminados. ((SP) - 1) <-- (PCH) ((SP) - 2) <-- (PCL) (SP) <-- (SP) - 2 (PC) <-- 8 * (NNN) NNN - Número binário entre 000 e 111 (entre 0 e 7 em decimal) SP - Stack Pointer PCH - Byte mais significativo do Program Counter PCL - Byte menos significativo do Program Counter Instrução RET (Return) RET é uma instrução de retorno de subrotina, inclusive retorno de subrotina de interrupção. Enquanto a RST n "empurra" bytes do Program Counter (PC) sobre a pilha, a RET puxa de volta os bytes anteriormente armazenados na pilha, de volta ao PC, fazendo a CPU continuar a executar o programa que vinha sendo executado, antes do 23