Sistemas Embarcados: uma Visão Geral. byprof Edson Pedro Ferlin

Transcrição

1 Sistemas Embarcados: uma Visão Geral

2 Semicondutores Mainstream Silicon Application is switching every 10 Years standard hardwired The Programmable System-on-a-Chip is the next wave procedural programming structural programming 1957 TTL custom 1967 LSI, MSI µproc., memory ASICs, accel s algorithm: fixed resources: fixed Tredennick s Paradigm Shifts algorithm: variable resources: fixed vn machine paradigm algorithm: variable resources: variable anti machine paradigm Sistemas Tradicionais

3 Sistemas Embarcados Computadores integrados em equipamentos com funções específicas que atendem determinado requisito ou funcionalidade. Sistemas Computacionais

4 Modelo de Von Neumann Computador

5 Hardware Processador Microprocessador (80x86, 68000, Itanium, MIPS, Pentium, Core 2/i) Microcontrolador (PIC, 8051/8052, ATMega) DSP (TMS 320C55X) Hardware Reconfigurável (NIOS)

6 Microprocessador X Microcontrolador Microprocessadores Processadores contidos em um único encapsulamento (chip). Ex: Pentium, PowerPC Microcontroladores Processadores com recursos adicionais embutidos como E/S, memória, interrupção. Ex: 8051, PIC Arquitetura dos Processadores CISC São processadores que tem um conjunto de instruções complexas e que requerem vários Ciclos de Máquina para serem executadas. RISC São processadores que tem um conjunto de instruções reduzido, pois somente são permitidas as instruções que possam ser executadas em um ciclo de máquina. VLIW São processadores que podem executar várias instruções simultaneamente em suas unidades funcionais. Esta arquitetura se caracteriza por executar gabarito de instruções.

7 Exemplos de Arquiteturas CISC Complex Instruction Set Computer (80486, 68000, 8051) RISC Reduced Instruction Set Computer (PowerPC, Pentium, MIPS, Atmel) VLIW Very Large Instruction Word (DSP, Crusoe) EPIC Explicitly Parallel Instruction Computing (Itanium) Características CISC RISC VLIW Instruções Instruções complexas consumindo múltiplos ciclos de máquina Instruções simples gastando um ciclo de máquina Idem RISC Tamanho das Instruções Variável Mesmo tamanho Mesmo tamanho (Gabarito) Referência à Memória Pipeline Qualquer instrução pode referenciar a memória Não tem pipeline, ou tem pouco Apenas instruções loads/stores referenciam a memória Altamente pipeline Idem RISC Grande Capacidade Microcódigo Instruções são interpretadas pelo microprograma Instruções são executadas diretamente pelo hardware, sem a necessidade do interpretador Idem RISC Modos de Endereçamento Complexidade Muitas instruções e muitos modos de endereçamento A complexidade está embutida no microprograma Poucas instruções e também poucos modos de endereçamento: Direto Via Registrador A complexidade do sistema está no compilador Idem RISC A grande carga de trabalho para montar o gabarito é para o compilador Registradores Unidade de Load/Store Conjunto único de registradores Não tem, pois todas as instruções podem acessar a memória Múltiplos conjuntos de registradores Unidade de Branch Não tem este recurso Sim Sim Sim Idem RISC Sim Cache Não tem cache L1 e poucos tem L2 L1 Dados/Instruções L2 Dados L3 - Dados Paralelismo Nenhum Sim, depende das unidades internas Idem RISC Sim, depende do gabarito

8 Exemplos de CPU Core core Arquitetura Plataforma Core Arquitetura Plataforma MicroBlaze 125 MHz 70 D-MIPS Nios Nios 50 MHz Nios gr bit standard RISC 32 reg. by 32 LUT RAM-based reg. 16-bit instr. set 32-bit instr. set 8 bit 16-bit Xilinx up to 100 on one FPGA Altera Mercury Altera 22 D-MIPS Altera Mercury Leon 25 Mhz ARM7 clone up bit REGIS Reliance-1 1Popcorn-1 SPARC ARM CISC, 32 reg. 8 bits Instr. + ext. ROM 12 bit DSP 8 bit CISC 200 XC4000E CLBs 2 XILINX 3020 LCA Lattice 4 isp30256, 4 isp1016 Altera, Lattice, Xilinx gr bit Acorn-1 1 Flex 10K20 My80 i8080a FLEX10K30 or EPF6016 YARD-1A 16-bit RISC, 2 opd. Instr. old Xilinx FPGA Board DSPuva16 16 bit DSP Spartan-II xr16 RISC integer C SpartanXL Nick Tredennick Computação Tradicional: algoritmos variável recursos fixo Computação Reconfigurável: algoritmos variável recursos variável Programável

9 Memória Volátil SRAM Não-Volátil EPROM EEPROM FLASH Comunicação Física Serial Paralela USB Rede Wireless RFID GPRS Bluetooth Wi-Fi

10 Interfaceamento ENTRADA Conversor A/D Chaves/contatos Sensores: Temperatura Ph Luminosidade Pressão Tensão SAÍDA Conversor D/A Displays LEDs Foto-Acopladores Transistor Atuadores: Motores Relês Válvulas Software (Firmware)

11 Programação Assembly Linguagem de Alto Nível Compilação

12 Engenharia de Software Características Frequência Consumo de Energia Dissipação de Calor Processamento Armazenamento Tempo Real Funcionalidade Espaço Físico Custo Interferências Vibração Condições Adversas

13 Desempenho Tempo CPU = IC x CPI x Período do Clock Período do Clock: Tecnologia e Hardware CPI(ClocksClocks per Instruction): Hardware e Instruction Set Architecture IC(InstructionInstruction Count): Instruction Set Architecture e Compilador O desempenho da CPU depende destes três fatores, e podem ser melhorado pela redução de um ou mais destes fatores Aplicações Automobilística Telecomunicações Aeroespacial Militar Interfaces Médica e Biomédica Processamento de Sinais Automação Equipamentos Robótica Monitoramento Comunicação de Dados

14 Exemplo #1 Exemplo #2

15 Exemplo #3 Exemplo #4

16 Conclusão Grande parcela do mercado Utilização em muitos setores Viabilidade Segmento especializado Crescimento Obrigado pela Atenção??? Perguntas???

17 Contato Prof. Edson Pedro Ferlin