Parte I - Projecto de Sistemas Digitais

Transcrição

1 Parte I - Projecto de Sistemas Digitais Na disciplia de sistemas digitais foram estudadas técicas de desevolvimeto de circuitos digitais ao ível da porta lógica, ou seja, os circuito digitais projectados, combiatórios ou sequeciais, são descritos como uma iterligação de portas lógicas. Quado tetamos usar estas mesmas técicas a cocepção de circuitos de média e grade dimesão, rapidamete cocluímos que se tora iviável devido ao elevado detalhe associado e à complexidade das técicas que aumeta expoecialmete com o tamaho do problema. ssim, ecessariamete, o projecto de sistemas digitais de elevada complexidade ão pode ser abordado ao ível da porta lógica, mas ates a um ível de detalhe que permita escoder pormeores de projecto e que reduza o úmero de elemetos do projecto a um úmero que seja tratável pelo projectista. Esta forma de abordagem ao projecto de sistemas digitais que cosiste em iiciar o projecto a um ível de abstracção elevado passado depois sucessivamete para íveis mais cocretos com a cocretização de determiado detalhes está já implícito quado se projecta com portas lógicas se tivermos em cota que estas são realizadas com trasístores, um ível de abstracção mais baixo que o das portas lógicas. ível de abstracção que surge aturalmete a seguir ao da porta lógica é desigado ível de trasferêcia de registos (L egister rasfer Level) e em que projecto se baseia a utilização de módulos mais complexos como multiplexers, cotadores, operadores aritméticos, registos, memórias, etc. Se atetarmos à implemetação de cada um destes módulos verificamos que cosistem em várias porta lógicas, pelo que circuitos digitais com poucos módulos L podem coter ceteas ou até milhares de portas lógicas cuja implemetação ao ível da porta lógica seria muito trabalhoso seão impossível de cocretizar em tempo razoável. 1.1 Descrição ucioal dos Módulos L s módulos usados a descrição de um circuito ao ível de abstracção L são em geral módulos de média complexidade que podem ser puramete combiatórios (e.g., multiplexer), puramete sequeciais (e.g., registo) ou um misto (e.g., cotadores. São formados por um registo e um operador combiatório de icremeto ou decremeto). Sempre que ecessário, o projectista pode icluir ovos módulos L tedo que, esse caso, idicar claramete qual a sua fucioalidade e como é implemetado com portas lógicas ou com outros módulos L. s módulos L mais comus são multiplexers, descodificadores, operadores lógicos, operadores aritméticos, registos, cotadores, memórias. Em seguida descrevem-se algus destes módulos, omitido-se aqueles que foram estudados em sistemas digitais e para os quais ão se pretede uma geeralização (e.g., descodificador) Multiplexer multiplexer é um módulo de ecamihameto de dados que seleccioa de etre várias etradas uma cujos dados são eviados para a saída sem qualquer processameto itermédio. É assim formado por um cojuto de etradas de dados, uma etrada de selecção e uma saída. valor a 1

2 etrada de selecção determia qual a etrada de dados a ser ecamihada para a saída. Geericamete, uma etrada de dados cosiste em um ou mais bits, passado as etradas de selecção a serem comus a todos os bits de uma etrada (ver figura 1). 0 1 sel S igura 1 Exemplo de um multiplexer com duas etradas de bits cada Em algumas implemetações, um multiplexer pode coter um sial de activação (eable). Quado activo, o multiplexer fucioa como descrito ateriormete. Quado iactivo, o módulo coloca as saídas em alta impedâcia peradores Lógicos s operadores lógicos (N,, ND, X) são usados ao ível lógico. o ível L, os operadores lógicos surgem geralmete agrupados um úico módulo e recebem como etradas palavras, sedo a operação lógica aplicada bit a bit etre as palavra de etrada. Por exemplo, com = 1010 e = 1100 a operação lógica = Este circuito seria implemetado ao ível lógico com quatro portas. Geericamete, uma etrada de dados cosiste em um ou mais bits, sedo a saída resultado da aplicação da operação lógica bit a bit (ver figura 2). ND/ / X igura 2 epresetação de um operador lógico biário com palavras de bits operador iversão segue o mesmo raciocíio, mas com apeas um etrada, pois trata-se de um operador uário peradores ritméticos s operadores aritméticos são uma costate ao ível L. s exemplos mais comus são a soma/subtracção, multiplicação/divisão e raiz quadrada. No etato, qualquer outro operador aritmético pode ser cosiderado, como por exemplo uma fução trascedetal, o logaritmo, a expoecial, etc.. s módulos aritméticos têm geralmete apeas duas etradas de dados e uma saída com o resultado. sua implemetação com portas lógicas tato pode ser puramete combiatória como sequecial, depededo do algoritmo usado a sua implemetação, bem como o desempeho pretedido. Geericamete, o módulo aritmético recebe duas etradas de bits cada (excepto operadores uários. Por exemplo, a fução f(x) = x 2, a fução de icremeto ou de decremeto, etc.), sedo a saída resultado da aplicação da operação aritmética (ver figura 3). 2

3 P igura 3 epresetação de um operador aritmético com duas etradas de palavras de bits Uidade Lógica ritmética - LU utros blocos aritméticos mais complexos podem ser feitos à custa dos blocos aritméticos básicos. Por exemplo, uma uidade lógica aritmética (LU rithmetic Logic Uit) é um módulo capaz de executar mais de uma operação aritmética e/ou lógica. Neste caso, em que um módulo suporta a execução de mais de uma operação, é ecessário uma etrada adicioal que especifique a operação pretedida (ver figura 4). P LU P igura 4 LU com duas operações No exemplo da figura, temos a implemetação de uma LU com duas operações: soma aritmética e soma lógica. saída é escolhida através de um multiplexer em que a etrada de selecção é cotrolada pela etrada P da LU que idica se pretede uma soma ou um egistos o ível lógico estudou-se o flip-flop como um elemeto que permite o armazeameto de um bit. Quado se pretede armazear bits etão teremos de usar flip-flops. Em muitos casos, pretede-se armazear uma palavra de bits usada para represetar um determiado valor ou iformação. Neste caso, ao cojuto de flip-flops usados para armazear a palavra desiga-se registo (ver figura 5). I0 D SE Q 0 CL Q I I1 D SE Q CL Q 1 CLK I-1 CLK D SE Q CL Q -1 igura 5 epresetação de um registo de palavras de bits 3

4 registo da figura é actualizado apeas o flaco ascedete do sial de clock. Sempre que ocorre uma trasição ascedete este sial, o registo guarda o valor presete à etrada até ao próximo flaco, ou seja, durate um ciclo de clock. fucioalidade de registo descrito está muito limitada pois o armazeameto da etrada é feito em todos os ciclos de clock. De forma a poder cotrolar em que mometo se pretede registar a palavra de etrada usa-se um sial de etrada desigado. ssim, durate a trasição de clock, a etrada só é registada caso a etrada de eable esteja activa. Um outro sial de cotrolo também bastate comum é o de clear ou reset, que quado coloca a 0 o coteúdo do registo. Este sial pode ser sícroo ou assícroo (a implemetação de um registo com e reset é deixada como exercício). ialmete, um outro sial com bastate utilidade prática é o que permite colocar as saídas do registo em alta impedâcia, desigado output eable (E). Na sua implemetação, basta adicioar portas tri-state a cada uma das saídas do registo cotroladas pelo sial E. Para além dos siais de cotrolo do registo, podem-se facilmete adicioar saídas de estado, como a saída zero () que idica se o coteúdo do registo é zero, egativo (N) que idica se o valor guardado é egativo, etc. implemetação destes bits de estado é simples. Por exemplo, a fução é gerada à custa de uma N dos bits de saída (como implemetaria a saída N?). Para represetar um registo com estes siais basta icluir lihas de etrada e saída ao símbolo origial (ver figura 6). L zero I CLK igura 6 registo com sial de e saída No exemplo da figura temos um registo com sial de cotrolo e saída de estado aco de egistos Quado se pretede armazear várias palavras utilizado vários registos pode-se optar por agrupar os registos gerado um módulo desigado baco de registos (register file). Idepedetemete do úmero de registos do baco, em geral, a implemetação do módulo ão permite o acesso simultâeo a todos os registos. mais comum é ter apeas uma etrada (um acesso de escrita) e uma ou mais saídas (leitura) (ver figura 7). 4

5 D Sel Sel SelC aco de registos WE igura 7 aco de registos com duas saídas e uma etrada No exemplo da figura é possível apeas uma escrita de cada vez e duas leituras em simultâeo de qualquer um dos registos. especificação dos registos destio (escrita) e origem (leitura) é feita através de siais de cotrolo Selx. dicioalmete, existe um sial de write eable sobre a escrita. módulo é cotrolado por um sial de clk. Sempre que ocorrer uma trasição de clk o registo destio seleccioado recebe a palavra de etrada caso o sial de write eable esteja activo Iteramete, um baco de registos pode ser implemetado com um bus úico, com um bus de etrada e outro de saída ou etão usado um descodificador à etrada e/ou multiplexers à saída (ver exemplo a figura 8). SelC WE Decoder E Sel 0 m 1 u 2 3 x D 2 Sel 3 0 m 1 u 2 3 x igura 8 aco de registos implemetado com um descodificador e multiplexers Cada uma das saídas tem associado um multiplexer e a etrada tem um descodificador que activa o registo respectivo em fução da etrada de selecção, SelC. baco do exemplo tem quatro registos, pelo que cada sial de selecção tem dois bits Memória M.Quado se pretede armazear um elevado cojuto de palavras recorre-se a um circuito de memória. Geericamete, um circuito de memória cosegue armazear palavras com m bits cada (p ). De etre os vários tipos de memória existetes, iteressa-os as memórias de acesso directo (M adom ccess Memory), que serão as úicas abordadas este documeto. Uma M tem um comportameto similar ao do baco de registos permitido ao acesso a qualquer uma das posições de memória para escrita ou para leitura (ver represetação a figura 9). 5

6 CS /W Dados Edereço m igura 9 Dispositivo de memória M Uma M simples permite apeas uma operação de leitura ou de escrita em cada mometo. Para tal, existe uma etrada de edereço para especificar a posição da memória que se pretede ler ou escrever e um bus de dados por são trasportados os dados de ou para a memória. epare que o bus de dados é bidireccioal, por um lado porque em cada mometo apeas é usado para etrada ou para saída, e por outro porque ecessita de meos pios o dispositivo. dicioalmete, existem dois siais de cotrolo. sial CS (Chip Select) cotrolo o estado de activação da memória. Quado activo permite operações de escrita ou de leitura. Quado iactivo, o bus de dados é colocado em alta impedâcia. sial de /W é usado para idicar a operação (leitura ou escrita) pretedida. s dispositivos M podem se assícroos ou sícroos. No último caso, o dispositivo tem uma etrada adicioal para o sial de clk. Para ler uma palavra do dispositivo M, basta colocar o edereço respectivo o bus de edereços e activar o sial CS com /W = 1. Para uma operação de escrita, altera-se o sial /W = 0, após os dados e os edereços estarem estáveis os buses respectivos. Iteramete, um dispositivo de memória é formado por uma matriz de células de memória Cada célula de memória permite armazear bits. 1.2 rquitectura de Sistemas Digitais de Elevada Complexidade s sistemas digitais de baixa complexidade são em geral abordados como uma úica etidade devido à sua simplicidade. Muitos destes circuitos são exclusivamete de processameto ou de cotrolo, ou etão circuitos de cotrolo com processameto reduzido. Em circuitos em que o úmero de variáveis e/ou de estados é elevado, é ecessário estruturar o circuito por módulos. Uma das arquitecturas mais usadas a implemetação destes circuitos cosiste em duas uidades pricipais: uidade de processameto ou de camiho de dados (datapath) e uidade de cotrolo (ver figura 10). uidade de processameto é costituída por módulos de memória (ao ível L é formado por registos, memória M, etc.) e por módulos de processameto e de ecamihameto de dados (ao ível L é formado por multiplexers, cotadores, operadores aritméticos). uidade recebe dados do exterior, processa-os e evia os resultados para a saída de dados. s operações a serem realizadas pela uidade de processameto, bem como a sua sequêcia, são determiadas pela uidade de cotrolo através da palavra de cotrolo. iformação sobre o estado da uidade de processameto, de acordo com a sequêcia de operações realizada, é eviada à uidade de cotrolo a forma de uma palavra de estado. iteracção com o sistema é feita através de etradas e saídas de cotrolo. 6

7 Etradas de cotrolo Etradas de dados Uidade de Cotrolo Palavra de cotrolo Palavra de estado Uidade de Processameto Saídas de cotrolo Saídas de dados igura 10 rquitectura de um circuito digital De uma maeira geral podemos admitir o mesmo relógio para ambas as uidades, o que simplifica a sicroização etre os dois circuitos Projecto de um Circuito Multiplicador Como exemplo de aplicação da arquitectura da figura 10, cosideremos o projecto de um multiplicador P =. De uma forma trivial, poderíamos chegar facilmete a uma solução utilizado um módulo de multiplicação. No etato, supohamos que ão temos esse bloco dispoível, mas apeas um bloco aritmético de soma. Cosideremos aida que os parâmetros de etrada têm de ser armazeados ates de iiciar o cálculo. Existem dois siais de iício e de fim de operação. Uma vez que apeas dispomos de um bloco de soma, podemos realizar a multiplicação à custa de somas sucessivas. Começamos por iicializar a zero um registo P e com o valor do multiplicador um registo M. Depois, equato M for diferete de zero, somamos ao registo P o valor do multiplicado (N) e decremetamos M. uidade de processameto ecessita de três registos, P, M, N, para armazear o produto, o multiplicador e o multiplicado, respectivamete. registo P tem de icluir um sial de reset e o registo M um sial de zero. São aida ecessários um bloco de soma e um de decremeto. bloco soma recebe como operados os valores de M e de P e gera um valor a ser armazeado em P. bloco decremeto recebe o valor de M e gera um valor a ser armazeado de ovo em M (ver figura 11). L N S LM M zero LP reset P -1 P igura 11 Circuito de dados do multiplicador por somas sucessivas 7

8 circuito de dados deve realizar as operações de acordo com a sequêcia especificada o algoritmo. Para descrever a sequêcia, vamos utilizar um fluxograma (ver figura 12a). im, Load M, Load N im, LM, LN, S iício iício eset P Loap P, Dec M LP, LM igura 12 Descrição do cotrolo do multiplicador pós ter valores válidos as etradas, activa-se o sial iício para dar iício à operação de multiplicação. pós reset ao registo P, iicia-se o sial de somas sucessivas até que o sial de estado veha a zero. Nesta situação voltamos ao iício da sequêcia e activa-se o sial de fim. Quado cocretizamos as acções idicadas o fluxograma, passamos a ter os siais de activação do circuito de dados (ver figura 12b). Iicialmete, activam-se os siais LM, LN e o selector S do multiplexer para carregar os registos M e N. pós o sial de iício, faz-se reset a P através da etrada. Durate o ciclo, apeas se têm de activar os siais de, LM e LP, dos registos M e P. Quado jutamos os dois circuitos obtém-se o circuito ilustrado a figura 13. fim iício Uidade de Cotrolo L,LM,LP,S Uidade de Processameto P igura 13 Circuito completo do multiplicador exemplo ilustra bem a facilidade com que se chega a um circuito de relativa complexidade com base a arquitectura proposta e ao ível L. solução apresetada ão é úica, podedo-se ter optado por usar uma LU em vez de dois módulos aritméticos separados ou até um úico somador. Exercício: Implemete o circuito de multiplicação por somas sucessivas usado apeas um somador. Com apeas um somador, o decremeto será feito à custa de uma soma com -1. s etradas do somador passam assim a ter de receber dois pares de valores (P, M) e (N,-1) (ver figura). 8

9 S 0 1 L LM zero N M -1 SN SM + LP reset P P Para poder seleccioar etre um par ou o outro foram adicioados multiplexers à etrada do somador. resultado do somador será guardado o registo P, caso se trate da soma, e o registo M, caso se trate do decremeto. Cosequetemete, o circuito de cotrolo terá de sequeciar as operações de soma e de decremeto (ver figura). im, Load M, Load N im, LM, LN, S iício iício eset P Loap P LP Dec M SN, SM, LM difereça relativamete à implemetação aterior é que a última acção teve de ser sequecializada. Para carregar o registo P com a soma basta activar o respectivo e seleccioar as etradas 0 de ambos os multiplexers de etrada do somador. Para carregar o registo M com o decremeto é ecessário activar o respectivo e seleccioar as etradas 1 de ambos os multiplexers de etrada do somador. Quado comparamos as soluções em termos de desempeho e de custo (em termos de área) verifica-se que a seguda solução é mais leta, pois teve de serializar um par de operações. Quato ao custo, a seguda solução temos meos um módulo de decremeto, mas ecessitou de mais dois multiplexers. comparação depede da tecologia usada a implemetação do circuito. 9

10 1.2.2 Descrição de Hardware projecto de circuitos digitais começa com a sua especificação. o ível da porta lógica, a especificação é depois traduzida em fuções lógicas e/ou em diagramas de estado. Quado o projecto se realiza ao ível L, a especificação terá de ser descrita ecessariamete de outra forma. Uma das abordages mais usadas usa as chamadas liguages de descrição de hardware que permitem ão só a descrição do circuito a vários íveis de abstracção como também a geração de uma descrição que pode ser usada como etrada das ferrametas de sítese de hardware. o ível L as operações realizadas são basicamete de trasferêcia etre registos, daí a sua desigação. Neste setido, apeas temos de cosiderar um formato de descrição que permita descrever as operações de trasferêcia etre registos, bem como a sequêcia de operações de cotrolo. Neste setido, vamos cosiderar um descrição baseada as costruções típicas das liguages de programação (if.. the, while, for.. loop, etc.) e uma descrição adicioal que represeta a trasferêcia etre registos com ou sem processameto de dados. Simbolicamete, teremos: x y x y + z o registo x regista uma cópia de y o registo x regista o valor da soma etre y e z s operações a serem realizadas em simultâeo devem ser especificadas separadas por ;. Por exemplo, x y; a operação de soma. trasferêcia de dados é realizada em simultâeo com Para exemplificar a utilização desta forma de descrição ao ível L, cosideremos a descrição do circuito de multiplicação por somas sucessivas. while (iício = ) { fim ; M ; N } P 0 while (M 0) { P P + N; M M - 1 } //podem ser realizadas em paralelo pesar de a especificação cosiderar a possibilidade de executar acções em paralelo, tal depede dos recursos da uidade de processameto. Por exemplo, Caso se cosidere que a uidade de processameto realiza as operações de soma e de decremeto com um úico somador, etão as trasferêcias P P + N e M M 1 ão podem ser realizadas em paralelo. Cabe ao projectista decidir que recursos usar em fução dos requisitos de projecto (custo, desempeho, cosumo de potêcia, etc.). 10

11 1.3 Exercícios Exercício 1: Implemete um circuito de divisão de iteiros por subtracções sucessivas. Exercício 2: Implemete um circuito que determie o máximo divisor comum etre dois úmeros. Para tal, cosidere o algoritmo seguite: Maior_Divisor_Comum(X, Y) 1. while (Y 0){ 2. if X Y 3. X=X-Y 4. else 5. troca X com Y 6.} Por palavras, este algoritmo subtrai-se sucessivamete o meor dos úmeros ao maior até que o resultado desta subtracção seja 0. Quado isso acotece, o algoritmo termia e o resultado é o valor fial do outro operado. Não é um algoritmo muito eficiete pois, por vezes, demora muito a termiar, mas é simples de realizar. ssume-se que a especificação do sistema se idica que os operados X e Y se ecotram iicialmete guardados em dois registos, desigados por x e y. lém disso, essa especificação idica que existem dois siais de cotrolo, um sial de etrada iício para idicar que os registos x e y foram carregados com os operados e que se deve dar iício ao cálculo do maior divisor comum etre eles, um sial de saída fim que assiala o fim deste cálculo. Exercício 3: Implemete o circuito de multiplicação por somas sucessivas utilizado um baco de registos e um somador. 11