Escalamento e Limites dos Dispositivos MOS

Transcrição

1 Escalamnto Limits dos Dispositivos MOS Jacobus W. Swart Marclo A. Pavanllo CCS FEEC - UNICAMP. Introdução Dsd o advnto dos circuitos intgrados (CI s), no início da década d 60, uma contínua rdução das dimnsõs tm sido obsrvada. D modo gral, obsrva-s uma rdução pla mtad a cada sis anos. Simultanamnt, uma duplicação do tamanho das pastilhas (ára do chip) ocorr a cada oito anos. Em adição a sts dois fatos, mlhoramntos m liauts novas struturas físicas rsultaram m uma volução quanto à ficiência d mpacotamnto[,]. A combinação dstas três voluçõs, mncionadas acima, rsultou m um incrmnto muito intnso do númro d componnts por pastilha. Est incrmnto corrspond a aprimadamnt vzs/ano até o ano 97/973 4 vzs/3 anos a partir dsta data. A figura ilustra a grand volução tcnológica vidnciada na fabricação d CI s. Figura Evolução do númro d dispositivos por pastilha com o passar dos anos. Esta rápida volução na tcnologia dos CI s foi, continua sndo, motivada por fators conômicos d dsmpnho létrico. Como principais fators tmos: i) Considrando, inicialmnt, uma msma função, tmos dvido apnas à rdução das dimnsõs: a) Maior dnsidad, portanto, maior númro d pastilhas por lâminas. Como numa ára d pastilha mnor dvmos tr um númro mnor d dfitos, o rndimnto d fabricação dvrá sr maior; b) O circuito dvrá sr mais vloz; c) O circuito consumirá mnor potência. ii) Por outro lado, considrando pastilhas com maior númro d componnts, um msmo sistma ltrônico pod sr fabricado com mnor númro d pastilhas. Isto rsulta m um mnor custo d montagm do sistma, mnor volum também maior confiabilidad, dvido à rdução no númro d conxõs ntr as divrsas pastilhas [3]. As voluçõs mncionadas foram possívis, têm sido acompanhadas, plo surgimnto d torias d scalamnto por psquisas dos fnômnos limitants m dispositivos d mnors dimnsõs. A sguir aprsntamos algumas das torias d scalamnto rportadas, analisamos várias

2 limitaçõs m transistors d pqunas dimnsõs discutimos os limits d scalamnto dos dispositivos MOS.. Lis d Escalamnto As lis d scalamnto podm sr utilizadas como guia para o projto d novas graçõs tcnológicas, a partir d uma gração tstada m uso. Adicionalmnt, stas lis prmitm prvr o dsmpnho dstas novas graçõs fazr uma anális dos limits do scalamnto. Aprsntamos m sguida algumas das lis d scalamnto rportadas.. Escalamnto por Campo Elétrico constat Esta li foi proposta m 974 por Dnnard t al. [4]. Sgundo sta li, rduz-s todas as dimnsõs polarizaçõs com um fator d scala aumnta-s as concntraçõs d dopants com o msmo fator, conform mostrado na Tabla : Tabla Rgra d scalamnto por campo létrico constant Parâmtro Fator d Escala ( >) Dimnsõs L, W, t x j / Concntração d dopants Polarização / O fato do campo létrico não sr altrado plo scalamnto vita variaçõs m fitos qu dpndam do campo létrico. Dsta forma, os dispositivos dvm consrvar caractrísticas létricas similars. Uma anális do impacto do scalamnto no dsmpnho dos dispositivos pod sr fita a partir d modlos básicos para a corrnt létrica qu flui ntr font drno (I DS ), substituindo-s nstas quaçõs básicas as constants dfinidas na Tabla : a) m triodo: I DS W VDS I DS = µε V GS VT VDS () t L b) m saturação: I DS W ( V V ) DS = µε GS T () t L I Dsta forma, a corrnt létrica é também scalada por um fator /. V DS VDS Para o caso da impdância d saída, R on = = (3), obsrva-s qu a msma não I I DS DS é scalada, mantndo-s constant. VDS I DS P A potência dissipada, P = VDS I DS = = (4), sofr um scalamnto com /. Por outro lado, a potência por unidad d ára não sofr scalamnto: P P P = = (5) A A A

3 Como as dimnsõs vrticais são scaladas com o msmo fator d scala qu as dimnsõs horizontais, as capacitâncias são scaladas também por um fator / : C A A C = ε = ε = (6) d d A vlocidad d chavamnto torna-s maior com o scalamnto, como indica a xprssão aprimada para o tmpo d atraso (t a ), o qual também é scalado com / : t C V C V t a = = (7) I I a = A figura d mérito, produto potência vrsus tmpo d atraso, sofr um scalamnto (/ ) 3, como mostra a quação (8): P t P.t a = (8) 3 a P.t a. = Assim, o dsmpnho létrico do dispositivo scalado é mlhorado, nquanto qu a potência por unidad d ára prmanc inaltrada, vitando problmas com a tmpratura. A figura ilustra squmaticamnt o princípio d scalamnto, nst caso promovndo uma rdução =, obsrvandos qu as curvas caractrísticas prmancm idênticas scaladas: Figura Rprsntação squmática do princípio do scalamnto. Entrtanto, o scalamnto tórico dscrito, sofr as sguints rssalvas: ) A mobilidad (µ) foi considrada constant com o scalamnto. Sab-s, no ntanto, qu o incrmnto do nívl d dopagm do substrato rqurido plo scalamnto causa uma rdução na mobilidad [5], por consqüência, na corrnt I DS ; 3

4 ) As larguras das rgiõs d dplção (w D ) não são scaladas como prvisto para as dmais dimnsõs. Esta discordância dv-s à não scalabilidad do potncial d barrira das junçõs (V Bi ), o qual na vrdad lva-s com o aumnto da dopagm: T N A N D V = Bi ln (9) q n i V Bi : A quação (0) indica o scalamnto d w D, o qual ocorr idalmnt apnas s V >> w D = ε Si V q N Bi + V w D (0) Pod-s, no ntanto, contornar o problma aumntando N por um fator maior qu, ou ainda, rduzindo-s a tmpratura d opração para, por xmplo, a tmpratura d nitrogênio líquido (77K), com o intuito d rduzir V Bi. Entrtanto, sta última solução é muito radical, pois incrmnta significativamnt a complxidad d montagm dos quipamntos. 3) A difrnça d função trabalho ntr mtal d porta smicondutor (φ ms ) o potncial d Frmi (φ F ) não são scalados, rsultando m um scalamnto não idal para a tnsão d limiar (V T ): V T t VBS = φ ms φ F Q ε Siq N φ F () ε. Est problma pod também sr contornado scalando-s N /ou t com um fator difrnt d 4) A corrnt na rgião d sublimiar não pod sr scalada. Dsta forma, o invrso da inclinação da curva d corrnt, comumnt chamado d inclinação d sublimiar (S), também não é scalado, como indicado na quação (). Assim, a rdução d V T implicaria numa lvação da corrnt d cort (I o ) indsjávl. A figura 3 mostra squmaticamnt a rgião d obtnção da inclinação d sublimiar. Nsta figura, a curva tracjada indica a lvação d I o provocada plo scalamnto d V T. Como o valor d I o dtrmina a frqüência mínima para a rstauração d informaçõs (rfrsh tim) m CI s dinâmicos a potência DC m CI s státicos, lvaçõs nst valor são vitadas. Dsta forma, scalar V T como proposto inicialmnt, rprsnta uma séria dificuldad. A solução sria vitá-la nquanto possívl, ou assumir compromissos. Uma possívl solução para o problma é também a rdução da tmpratura. V S = log(i GS DS T = ) q ln C + C D it ( 0) + C () 4

5 log(i DS ) tgθ=/s I o V T V T V GS Figura 3 Comportamnto da corrnt d sublimiar d um transistor MOS.. Escalamnto por Tnsão Constant por Tnsão Quas Constant Estas duas lis foram aprsntadas por Chattry t al. m 980 [6]. Nstas lis, as dimnsõs horizontais as dopagns são scaladas d forma idêntica à li d scalamnto com campo létrico constant (EC). Na li por tnsão constant (VC), as polarizaçõs não são scaladas na li por tnsão quas constant (VQC), as polarizaçõs são scaladas por, ou sja, por um fator intrmdiário ntr os casos EC VC. Com o intuito d não dgradar a confiabilidad dos dispositivos por ruptura do óxido d porta, optou-s por scalar a spssura dsta por um fator mnor no caso VC, d modo qu st campo létrico sja o msmo nas lis VC VQC. Na tabla aprsntam-s os fators d scalamnto d acordo com o proposto por stas duas lis. Tabla Lis d scalamnto por tnsão constant por tnsão quas constant Parâmtro Fator d Escala Tnsão constant Tnsão quas constant Dimnsõs W, L, x j t Concntração d dopants,n Polarização Estas duas lis tivram as sguints motivaçõs para o su surgimnto: a) A não scalabilidad da tnsão d limiar da corrnt d sublimiar; b) A dificuldad m scalar variaçõs nos parâmtros d procsso na msma proporção do scalamnto dos valors dos msmos parâmtros; c) A ncssidad d padronização dos valors d polarização dos CI s; d) Manutnção das margns d ruído apropriadas nos sinais lógicos; ) Manutnção da compatibilidad com outras famílias d CI s, tais como a TTL. Os parâmtros d dsmpnho dos dispositivos, scalados sgundo stas duas lis, stão comparados ao dos dispositivos scalados sgundo a li por campo létrico constant na Tabla 3. 5

6 Tabla 3 Comparação do dsmpnho dos dispositivos scalados sgundo as lis EC, VC VQC. Parâmtro Li d Escalamnto EC VC VQC I DS C t a (CV/I) P P. t a 3 P/A Nota-s qu dispositivos scalados sgundo a li VQC aprsntam dsmpnho intrmdiário ao dos casos d scalamnto sgundo EC VC. As lis VC VQC rsultam m CI s mais rápidos qu no caso da li EC, porém o consumo d potência, d potência por unidad d ára aumntam. Consqüntmnt, o scalamnto por VC VQC não podrão sr aplicados com fators muito lvados..3 Guia gnralizada para miniaturização Est guia foi proposto por Brws t al. m 980 [7]. Basados m dados xprimntais d simulação bidimnsional d dispositivos, os autors ncontraram uma rlação mpírica (quação 3) ntr L min as spssuras do óxido d porta (t ), da profundidad d junção (x j ) das larguras d dplção das junçõs d font drno (w s w d, rspctivamnt). L min é dfinido como o comprimnto d canal para o qual o fito d canal curto é mnor qu 0%, sndo qu a ocorrência d fito d canal curto é caractrizada pla variação da corrnt d sublimiar com /L com V DD. min [ ( ) ] 3 jt w s w d L = A x + (3) ond A é uma constant mpírica. Dsta forma, dsjando-s um procsso adquado para um dado L min, os parâmtros x j, t, N V DD são ajustados d forma a satisfazr a quação (3)..4 Toria gnralizada para scalamnto Com bas nas considraçõs aprsntadas nas lis VC VQC na otimização das caractrísticas do transistor, Baccarani t al. [8] propusram uma toria gnralizada para scalamnto. D acordo com sta toria, todas as dimnsõs são scaladas por um fator / d as polarizaçõs são scaladas por um fator indpndnt / V. A concntração d dopants por sua vz é aumntada pla rlação d / v. A tabla 4 rsum sta li d scalamnto. Tabla 4 Rsumo da toria gnralizada para scalamnto Parâmtro Fator d Escala Dimnsõs W, L, t x j Polarização Concntração d dopants, N d v d v 6

7 Nota-s qu no caso m qu d = v sta li coincid com a li d campo létrico constant. Assim, a li gnralizada ngloba a li EC, mas não as lis VC VQC. As distribuiçõs d potncial létrico, campo létrico das concntraçõs d létrons lacunas rsultants do scalamnto aprsntam intnsidads scaladas, mas mantém-s idênticas. Por xmplo, o campo létrico é scalado com d / v. Como consqüência, os fitos dpndnts das formas d distribuição do campo létrico do potncial létrico continuam inaltrados. Como xmpls dsts fitos tmos o fito d canal curto/dibl (Drain Inducd Barrir Lowring) prfuração MOS (Punchthrough). Pod-s concluir, a partir dsta anális, qu os dispositivos scalados sgundo as lis VC VQC aprsntam altraçõs nas distribuiçõs do campo létrico do potncial létrico, com dgradaçõs nos fitos mncionados. O dsmpnho létrico dos dispositivos scalados sgundo sta li gnralizada, aprsnta-s similar ao das lis EC, VC VQC, dpndndo da rlação ntr d v, como indicado na Tabla 5. Tabla 5 Dsmpnho dos dispositivos scalados sgundo a li gnralizada Parâmtro Fator E d I DS d v P d 3 v P/A 3 d 3 t a d v P. t a. v v d v.5 Procdimnto prático para o scalamnto As lis até ntão aprsntadas srvm como guia para o projto d novas graçõs d procssos. Na prática, além do uso dstas lis, faz-s o uso intnsivo d simuladors (uni, bi tridimnsionais) d procsso d dispositivos. Como xmplos dos simuladors tmos SUPREM-IV[9], qu é um simulador bidimnsional d procssos, MEDICI[0] PISCES[], qu são simuladors bidimnsionais d dispositivos DAVINCI[], qu é um simulador tridimnsional d dispositivos. Em gral, as struturas gradas plo simulador d procssos, o qual possui modlos para as divrsas tapas individuais d procssos, são alimntadas aos simuladors d dispositivos, qu rsolvm bimnsional ou tridimnsionalmnt as quaçõs da continuidad d Poisson. Dsta forma, incorporando-s as altraçõs dcorrnts do procsso d fabricação, nas caractrísticas létricas dos dispositivos uma mlhor corrlação ntr os valors xprimntais os rsultados das simulaçõs é obtida. Por mio dstas simulaçõs pod-s otimizar a strutura do dispositivo, por mio da anális dos sguints parâmtros limitaçõs: tnsão d limiar fito d canal curto DIBL prfuração MOS (Punchthrough) corrnt d cort (I 0 ) tmpo d atraso potência 7

8 corrnt d porta d substrato/confiabilidad O diagrama d blocos da figura 4 aprsnta um procdimnto para o projto d novas graçõs d procsso scaladas. Início Fixar V DD, x jn, x jp, t, L n L p Implantação iônica para prvinir prfuração MOS Concntração d dopants para ajust d V T Problmas Vrifica a ocorrência d fito d canal curto Cálculo d I DS, t a P Anális d V DD para confiabilidad Problmas Final Figura 4 Exmplo d procdimnto para scalamnto d uma tcnologia. 8

9 3 Limitaçõs m transistors MOS d pqunas dimnsõs A rdução das dimnsõs dos dispositivos faz com qu uma séri d fitos scundários tornm-s mais intnsos. Como principais fitos scundários qu influnciam o dsmpnho d transistors d pqunas dimnsõs tmos: fito d canal curto/dibl ou V T x L V T x V DS prfuração MOS rsistência parasitária d font drno Capacitência da camada d invrsão rdução da mobilidad injção d portadors qunts rupturas fitos d canal strito. Em sguida sts fitos são aprsntados rsumidamnt. 3. Rdução d V T com L com V DS (DIBL) Com a rdução das dimnsõs, a quantidad d carga spacial da rgião do canal consumida plas rgiõs d dplção d font drno torna-s aprciávl m rlação a quantidad total d cargas controladas pla porta do transistor. Dsta forma, com valors mnors d potncial aplicado à porta ocorr a invrsão da suprfíci da rgião d canal. Como consqüência, um rdução no valor da tnsão d limiar com comprimntos d canal mnors ocorr, como ilustra a figura 5. A vlocidad da rdução d V T com /L dpnd d t, N x j. Existm alguns modlos aprsntados na litratura para a dscrição dst fnômno, dntr os quais dstacamos o d Yau [3], para substrato com concntração uniform Nataraj [4], para substrato com prfil d dopagm típico d tcnologias CMOS. V T V T0 V T0 - V T L minimo Figura 5 Ilustração da rdução d V T com a diminuição d L. No projto d um procsso dv-s ajustar os parâmtros t, N(x) x j d tal forma a obtr uma variação máxima tolrada m V T ( V T ), a partir d uma tnsão d limiar inicial V T0. O pior caso inclui V DD máximo L min, considrando ainda possívis variaçõs nsts parâmtros. 3. Prfuração MOS (Punchthrough) A rdução do comprimnto d canal do transistor pod ocasionar a rdução da barrira d potncial ntr font canal, induzida pla polarização aplicada ao drno. Em outras palavras, o aumnto da polarização rvrsa na junção drno-canal, provoca um aumnto da largura d dplção dsta junção para o intrior do canal. Caso o comprimnto d canal sja pquno, inicia-s uma intração ntr as rgiõs d dplção das junçõs font-canal drno-canal, provocando a diminuição da barrira mncionada, na junção font-canal. Esta rdução causa a injção d portadors da font para o substrato, dando origm a uma corrnt parasitária d I DS através do substrato, não controlada pla porta. L 9

10 Um dispositivo qu aprsnta a ocorrência d prfuração MOS aprsnta um ponto d cla na sua distribuição intrna d potncial létrico d concntração d portadors, como ilustrado nas figuras 6 A B, rspctivamnt. Difrntmnt, dispositivos qu não sofrm a ocorrência dst fito aprsntam uma distribuição monotônica d potncial létrico d concntração d portadors na dirção prpndicular à suprfíci, como ilustrado nas figuras 7 A B, rspctivamnt. Figura 6 Prfil do potncial létrico (A) da concntração d portadors (B) no quilíbrio, para um dispositivo sofrndo d prfuração MOS. Uma forma d obsrvar a ocorrência ou não d prfuração MOS é analisar a corrnt na rgião d sublimiar do transistor. Como a corrnt d prfuração MOS passa plo corpo do dispositivo, portanto, não sofr influência do potncial d porta, a corrnt total na rgião d sublimiar não mais aprsnta um comportamnto xponncial com V GS, como prvisto toricamnt para um dispositivo sm prfuração MOS. A prfuração MOS pod sr controlada com os sguints parâmtros do transistor: L, N(x), t, x j V BS. Ests parâmtros podm sr ajustados até a suprssão complta da corrnt d prfuração MOS. Em gral, uma implantação iônica com alta nrgia é ralizada com o intuito d lvar a concntração do corpo do transistor, d forma a vitar qu a rgião d dplção do drno caminh para o intrior do canal. 0

11 Figura 7 Prfil do potncial létrico (A) da concntração d portadors (B) no quilíbrio, para um dispositivo sm a ocorrência d prfuração MOS. 3.3 Rsistência parasitária d font drno (R DS ) Como dmonstrado antriormnt, a impdância d saída dos transistors não varia com o scalamnto, no caso da li por campo létrico constant. No ntanto, com o scalamnto sguindo as dmais lis, ond a tnsão não é scalada na msma proporção do scalamnto das dimnsõs, a impdância d saída diminui com o scalamnto. Dsta forma, a razão R DS /R on aumnta, tornando a rsistência parasitária mais rlvant. Assim, a rsistência parasitária tm uma dgradação crscnt sobr o ganho dos transistors (g m ) [7, 5, 6, 7], sobr a corrnt d drno atraso das portas [8]. É rcomndado qu a soma das rsistências parasitárias d font drno não xcdam a 0% da rsistência intrínsca do canal. A rsistência parasitária d font drno possui as sguints componnts, como indicado na figura 8: R co Rsistência d contato ntr mtal difusão; R d Rsistência da rgião d difusão; R sp Rsistência d spalhamnto próximo ao canal; R ac Rsistência da rgião d acumulação, ntr rgião d spalhamnto canal.

12 Janla d Contato Porta x j L c L d Extnsão d font/drno R co R d R sp R ac Figura 8 Rprsntação squmática das componnts da rsistência parasitária ntr font drno. Analisando-s sparadamnt cada uma dstas componnts: a) Rsistência séri da difusão (R d ): Esta rsistência é dada pla sguint rlação: R d Ld = R0 (4) W ond R 0 é a rsistência d folha da difusão L d é o comprimnto da rgião d difusão. A rsistência d folha ra sprada sguir uma dpndência d /x j com o scalamnto. Isto sria corrto s a rsistividad da difusão foss constant com o scalamnto. Porém, dvido a dificuldads práticas para s obtr junçõs rasas, sobrtudo tipo p+ (canalização durant a implantação iônica alto coficint d difusão), stas ram obtidas pla rdução da dos da implantação iônica, portanto, com o aumnto da rsistividad da difusão. Como consqüência, a rsistência d folha sguia n uma rlação do tipo x com n 6 para junçõs rasas do tipo p+ [9]. j Atualmnt, novas técnicas para a obtnção d junçõs rasas foram rportadas, basadas m rcozimnto térmico rápido (RTP) implantação m silício pré-amorfizados. Sgundo studos rcnts, a componnt R d rprsnta a parcla parasitária mnos important, tndo m vista também o uso d silicto sobr toda rgião d font drno mais dopada. Dsta forma, a rsistência, associada à rgião mais dopada d font drno, fica rstrita ou mbutida na rsistência d contato. No ntanto prmanc a componnt d rsistência séri d difusão associada à rgião d xtnsão d font drno, também chamada d rgião LDD (Lightly Dopd Drain). Esta rgião normalmnt tm nívl d dopagm mnor

13 profundidad d junção também mnor, rsultando sta sim numa rsistência crítica (para L 00 nm) [0]. b) Rsistência d contato ntr mtal difusão (R co ): Esta componnt rfr-s à rsistência ntr o mtal uma scção da difusão localizada na borda do contato, normal à corrnt létrica. Esta rsistência dpnd da rsistividad d contato (ρ c ) ntr o mtal o smicondutor da rsistência d difusão, além d parâmtros gométricos. A rsistência R co é bm rprsntada pla quação [, ]: R co = R 0 W ρ c coth L c R ρ 0 c (5) Para transistors d dimnsõs pqunas, (L C << (ρ c /R D )), obtém-s: R co ρ c W. L c Obsrva-s um incrmnto m R co para valors mnors d L (dimnsão mínima), o qu é xplicado plo incrmnto d R 0, bm como pla rdução da ára do contato, com o scalamnto das dimnsõs. Atualmnt, o uso d struturas d silicto d titânio (TiSi ), cobalto (CoSi ) ou níqul (NiSi) na porta, font drno (strutura SALICIDE) promov uma rdução ficaz na componnt R co, porém, msmo assim, no futuro sta rsistência rprsntará um limitação (para L 00 nm) [0]. c) Rsistência d spalhamnto d acumulação próximo ao canal (R sp + R ac ) [7, 0, 3]. Estas duas componnts são dpndnts da polarização do prfil d dopagm, próximo à junção mtalúrgica. Quanto mais abrupta o prfil, mnor sta rgião a sua rsistência associada. Nsta rgião o prfil pod sr aprimado pla quação: ond x=0 na junção. x ( x) N N = (6) Obsrva-s uma rdução d R sp R ac com a rdução d L, dcorrnt do incrmnto do campo létrico ntr porta as rgiõs d font drno, o qu aumnta a carga na rgião d acumulação dntro da difusão d font drno. Msmo assim la torna-s um valor crítico para tcnologias com L 70 nm [0]. 3.4 Capacitância da camada d invrsão da camada d dplção na porta (Si-poli) A carga no canal do transistor (Q c ) é xprssa classicamnt por [5]: Q c A ( V V ) = C (7) GS T ond C ε t = (capacitor d placas parallas). Como a camada d invrsão (canal) tm uma crta spssura, d a 3 nm tipicamnt [0], a strutura MOS não pod sr tratada como um capacitor d placas parallas, quando a spssura do isolant d porta for da msma ordm d grandza. Adicionalmnt, o matrial d porta d Si-poli, msmo altamnt dopada, aprsnta uma camada d dplção d suprfíci. Nst caso, a porta MOS aprsnta uma capacitância ftiva por unidad d ára composta por: 3

14 C f = + + (8) C C C c poli ond C ε Si c =, t c é a spssura média do canal, t c dplção na porta d Si-poli. C poli ε Si =, t dpl é a spssura da camada d t dpl Cálculos mais xatos mostram qu o fito da capacitância da camada d invrsão é dsprzívl para spssuras d óxido d porta até 6 nm [4]. A Fig. 9 mostra a distribuição d portadors no canal na porta d Si-poli, nas condiçõs d invrsão d acumulação, obtidos por cálculos d mcânica quântica. Estas capacitâncias séris podriam sr incorporadas numa capacitância ftiva d óxido, pla adição das spssuras quivalnts (lvar m conta difrnça das constants dilétricas dos matriais) das camadas d invrsão (~0.3 nm) d dplção do Si-poli (~0.5 nm) à spssura do óxido [0]. Figura 9 Distribuição d cargas m capacitor MOS com spssura d óxido d nm porta d Si-poli, com polarização d V nas condiçõs d invrsão (linha chia) acumulação (linha tracjada), obtidos por cálculo d mcânica quântica. Os picos das concntraçõs d portadors ficam distant da intrfac por fito d confinamnto quântico. 3.5 Corrnt d Tunlamnto d Porta Corrnt d tunlamnto ocorr quando uma barrira d potncial torna-s muito strita, como ilustra a xprssão: J tun. m. q. φ B = A xp(. t ) (9). ond, A é uma constant d proporcionalidad, m * é a massa ftiva do portador, φ B é a altura da barrira vista plo portador. Na vrdad, não vm muito ao caso o valor absoluto da corrnt d tunlamnto plo dilétrico d porta, mas sim o su valor rlativo à corrnt d canal, I DS, dvndo ficar limitado a mnos d % dsta. Est critério impõ um limit mínimo para spssuras d SiO da ordm d.5 nm, para polarização d V. Uma solução para st problma é substituir o tradicional SiO por outro dilétrico d maior constant dilétrica (trmos uma capacitância quivalnt com uma spssura d dilétrico 4

15 maior portanto mnor corrnt d tunlamnto). Esta solução torna-s obrigatória para tcnologias com dimnsõs mínimas a partir d 00 nm Rdução da Mobilidad Sab-s qu a mobilidad rduz-s com o aumnto do campo létrico [5, 5, 6]. A sguir, srá aprsntada a rdução da mobilidad com o campo létrico, sparadamnt m rlação ao campo létrico transvrsal longitudinal. a) campo létrico transvrsal: Conform indicado antriormnt, m scalamnto ralista d dispositivos, a tnsão létrica é rduzida com um fator d scala mnor do qu o utilizado para as dimnsõs. Isto faz com qu o campo létrico aumnt com o scalamnto. Msmo no caso do scalamnto idal d campo létrico constant, o campo létrico transvrsal aumnta dvido ao não scalamnto d φ ms. A rdução da mobilidad provoca uma diminuição, na msma proporção, na transcondutância do transistor. Na figura 0 é aprsntada a rdução da mobilidad m função do campo létrico transvrsal, para divrsas spssuras d óxido d porta. Na figura obsrva-s o dsvio da transcondutância m rlação ao toricamnt prvisto, dvido à variação do campo létrico transvrsal com a rdução da spssura do óxido d porta. Figura 0 Rdução da mobilidad m função do aumnto do campo létrico transvrsal, para divrsas spssuras d óxido d porta. b) campo létrico longitudinal Similarmnt ao campo létrico transvrsal, o campo létrico longitudinal também s lva com o scalamnto dos dispositivos, rsultando também m uma rdução da mobilidad. Além dsta rdução da mobilidad, para um campo létrico maior qu um crto campo crítico (E>E c ), a vlocidad dos portadors satura m uma vlocidad máxima d aprimadamnt 0 7 cm/s. Est campo crítico val aprimadamnt x0 4 V/cm para létrons x0 5 V/cm para lacunas, como aprsntado na figura, na qual tm-s o valor da vlocidad dos portadors m função do campo létrico. 5

16 Figura Rdução da transcondutância dcorrnt da lvação do campo létrico transvrsal com a rdução da spssura do óxido d porta. Figura Vlocidad dos portadors m função do campo létrico. A rdução da mobilidad a saturação da vlocidad dos portadors xplicam um crscnt dsvio da transcondutância com a rdução do comprimnto d canal, m rlação ao limit tórico forncido pla xprssão (0): W g m = µ. C ( VGS VT ) (0) L Com comprimnto d canal muito curto, o dispositivo aprsnta uma saturação no valor da corrnt létrica, xprsso pla quação (), indpndntmnt do valor d L, sndo qu todos os portadors caminham com vlocidad máxima (v max ) [5]. I = fc Wv V V () DS max ( ) Nsta situação limit, a transcondutância passa a sr xprssa pla sguint rlação, indpndnt d L da tnsão d porta: g = fc Wv () m GS max T 6

17 Rsultados xprimntais mostram qu m dispositivos sub-micrométricos, a transcondutância aprsnta um comportamnto tndndo ao xprsso pla quação (), não mais sguindo a rlação quadrática toricamnt sprada m transistors d canal longo. A mobilidad tm su valor rduzido por spalhamnto com fônons, impurzas (dopants), cargas d intrfac rugosidad da intrfac do Si dilétrico. No ntanto, uma spalhamnto adicional comça a ocorrr quando o dilétrico tornar-s xtrmamnt fino. Para film d SiO da ordm d nm, as funçõs d onda d létrons no mtal no Si comçam a sobrpor-s. Nsta situação, impurzas prsnts no matrial d porta rprsntam um spalhamnto adicional para os portadors no canal do MOSFET, rduzindo adicionalmnt sua mobilidad. 3.7 Injção d portadors qunts Portadors qunts são portadors qu possum alta nrgia cinética qu, como consqüência, podm aprsntar os sguints fnômnos físicos: a) injção d portadors no óxido d porta, transpondo a barrira d potncial ntr o silício o óxido, como mostrando na figura 3; b) ionização por impacto, criando novos portadors qunts, podndo havr multiplicação por avalanch. Obsrva-s pla fugira 3 qu a barrira para a injção d lacunas é muito maior qu para létrons. Adicionalmnt, o coficint d ionização por impacto para létrons é maior do qu para lacunas. Dsta forma, os fitos d portadors qunts são mais intnsos m transistors nmos do qu m pmos. Figura 3 Diagrama d faixas d nrgia, indicando as barriras para létrons lacunas na strutura MOS Efitos d portadors qunts m transistors MOS Dvido ao aumnto do campo létrico com o scalamnto, transistors d mnor dimnsão são mais sujitos à ocorrência dos fitos d portadors qunts, uma vz qu os portadors adquirm maior nrgia cinética. Com rlação à injção d portadors no óxido d porta, xistm 4 modos principais m transistors nmos, os quais ncontram-s aprsntados na figura 4. a) létrons qunts do canal b) létrons qunts lacunas qunts produzidos por avalanch; c) létrons qunts do substrato, induzidos por ionização scundária; d) létrons térmicos qunts. O fnômno d portadors qunts gra uma séri d fitos nos dispositivos MOS, tais como: a) corrnt d porta d substrato 7

18 Dpndndo do campo létrico próximo ao drno, um significativa corrnt d substrato pod sr originada, a ponto d provocar qudas ôhmicas aprciávis no substrato. A corrnt d porta, mbora não produza quda ôhmica significativa, causa dgradaçõs m g m V T com o tmpo, rduzindo assim o tmpo d vida do componnt. b) dgradação da mobilidad ou transcondutância A dgradação da mobilidad da transcondutância stá associada a gração d stados d intrfac no óxido, causados pla injção d portadors qunts. c) dgradação da tnsão d limiar Part dos portadors qunts no óxido são capturados por stados no óxido, incrmntando a dnsidad d carga aprisionada. Esta carga, por sua vz, produz uma altração no valor d V T. Em s tratando da injção captura d létrons, a variação induzida na tnsão d limiar srá positiva. d) ruptura do transistor A quda d potncial no substrato, produzida pla corrnt d substrato, pod causar uma polarização dirta na junção font-substrato, acionando o transistor bipolar parasitário associado à strutura MOS. ) fito tiristor parasitário (Latch-up) m CMOS Uma das origns do disparo da strutura tiristor parasitário intrínsco à strutura CMOS é a prsnça d corrnt d substrato produzida por létrons qunts. Figura 4 Rprsntação squmática dos modos d injção d portadors qunts m transistors MOS. 8

19 3.7. Minimização dos fitos d portadors qunts A gração d portadors qunts aprsnta uma fort dpndência com a intnsidad a distribuição do campo létrico. Assim, sus fitos aprsntam dpndência com os sguints parâmtros: a) polarizaçõs V G, V D, V B ; b) dimnsõs L, t, X j ;c) dopagm d substrato; d) forma do prfil do drno próximo ao canal; ) tmpratura. Motivado plo scalamnto, a maioria dsts parâmtros são altrados no sntido invrso ao dsjado para a rdução d portadors qunts. Rsta, no ntanto, a opção d altrar o prfil do drno próximo ao canal. Ests prfis fazm com qu uma maior part da tnsão aplicada tnha sua quda dntro do drno qu o campo létrico dntro do canal sja mnor [7]. Entr stas struturas, a strutura LDD (lightly dopd drain) tm sido a mais mprgada [7, 8]. Como dsvantagm dsta solução tmos um incrmnto na rsistência parasitária R DS. 3.8 Rupturas do transistor Limitaçõs mais svras rfrm-s a condiçõs m qu o transistor aprsnt caractrísticas totalmnt difrnts, dvido a algum procsso d ruptura. Aprsntamos a sguir algumas possibilidads d rupturas. a) Ruptura do óxido d porta Um óxido d alta qualidad aprsnta uma ruptura intrínsca dstrutiva para campos létricos intnsos, maiors qu 0 7 V/cm [9]. Por motivos d confiabilidad oprava-s os dispositivos com campo létrico no óxido até na faixa d a.5x0 6 V/cm [30]. Atualmnt no ntanto, campos típicos são da ordm 5 x 0 6 V/cm, dvndo no futuro aumntar mais ainda [0]. Modlos sobr mcanismos d ruptura têm sido aprsntados, incluindo ruptura por corrnt d porta, [3]. Após crta carga (I x T) tr passado plo óxido, a fração d carga capturada nas armadilhas no óxido torna-s lvada, lvando o campo létrico localmnt. A partir dsta volução tm início a ruptura [3]. A ruptura do óxido é muito dpndnt da prsnça d contaminants da strutura do msmo. Assim, raliza-s hoj m dia psquisa m procssos para obtnção d isolants mais duros, incluindo novos matriais como initrtos [33-36]. b) Ruptura bipolar parasitária Como rporta antriormnt, a corrnt d substrato pod causar a polarização dirta da junção font-substrato, colocando m opração o transistor bipolar parasitário no transistor MOS. Quando isto ocorr, a corrnt létrica I DS aumnta drasticamnt, comumnt obsrvando-s nas curvas I DS x V DS do transistor o fito snap-bac, ou sja, uma rdução d V DS após a ruptura bipolar. c) Ruptura por avalanch d drno /ou canal Para um campo létrico acima do valor crítico, ntr drno/substrato /ou canal/substrato, pod havr a ruptura dvido à multiplicação d portadors por avalanch [37, 38]. Na maioria dos transistors d pqunas dimnsõs, prfuração MOS ruptura bipolar parasitária, ocorrm com tnsõs mnors, como ilustra a Figura 5. Esta figura xprssa as limitaçõs m tnsão V DS quanto às divrsas rupturas, válido para uma dada strutura d transistors [38]. Figura 5 Limits admissívis para V DS m função dos vários mcanismos d ruptura possívis. 9

20 3.9 Efitos das limitaçõs sobr o scalamnto dos transistors laboração d guias d strada. As limitaçõs discutidas nos itns antriors dvm sr muito bm studadas para prmitir o corrto scalamnto dos dispositivos. Isto porqu las: a) aftam o dsmpnho létrico dos dispositivos b) dtrminam as condiçõs limits d opração c) dtrminam condiçõs d contorno para o projto da strutura física dos transistors do procsso d fabricação. A tnsão d alimntação foi mantida constant na fas inicial do scalamnto, como valor padrão d 5 V. Após 990 no ntanto, dvido às divrsas limitaçõs aprsntadas, não foi mais possívl mantr st valor. Após sta data obsrvamos uma rdução gradual do su valor, como ilustra a Fig. 6. O valor d V T d crta forma acompanha a msma tndência, como também ilustrada na msma figura. Isto s faz ncssário para mantr uma boa margm d tnsão d comando (driv) para bom dsmpnho d vlocidad d chavamnto. A rdução do valor d V T traz no ntanto, uma grav dificuldad associada à alta corrnt d cort I 0, como xplicado no itm. acima. Como consqüência, xist muita incrtza quanto ao valor mais apropriado d V T adotar, ilustrado na figura. Por xmplo, ao s chgar a tcnologias com V DD d 0.5 V, não sobra muito spaço para a scolha d V T qu atnda tanto a condição d baixo valor d cort, I 0, ao msmo tmpo d ofrcr alta corrnt para rápida comutação. Est é um dos problmas mais sérios para as futuras tcnologias. Figura 6 Evolução dos valors d V DD V T O studo das limitaçõs dos dispositivos constitui também um dos ingrdints para a laboração d guias d strada d volução tcnológica d smicondutors. Associaçõs d mprsas d smicondutors, juntamnt com instituiçõs públicas univrsitárias, formaram grupos d trabalho para a laboração d parâmtros das próximas graçõs tcnológicas. Ests trabalhos fazm-s ncssários com intuito d dfinir padrõs stratégias comuns para a dfinição a solução dos futuros rquisitos, bm como das açõs ncssárias. A tabla 6 aprsnta parâmtros slcionados, dfinidos para as várias graçõs tcnológicas, dos rlatórios d dsts grupos d trabalho [39, 40]. Em ngrito são aprsntados os valors dos parâmtros para os quais ainda não xist solução tcnológica para a sua obtnção, rprsntando tmas dsafios d psquisa atuais. 0

21 Tabla 6 Dados slcionados dos rlatórios NTRS [39] ITRS [40] dos parâmtros tcnológicos atuais futuros prvistos [0]. Ano Dimnsão mínima (nm) DRAM (início d vndas) 56M G (3G) 8G (4G) 64G (9G) Ára chip DRAM (mm ) Espssura quivalnt d óxido (nm) Rs. máx. d matrial d porta (µω.cm) Rs máx. d contato 30x0-8 7x0-8 0x0-8 5x0-8.5x0-8.5x0-8 silicto/si (Ω.cm ) Rsistência d folha da xtnsão S/D (Ω/ ) X J da xtnsão S/D (nm) Prfil da xtnsão S/D (nm/dc.) V DD Uma qustão d grand importância stá rlacionada com os problmas associados aos sistmas fotolitigráficos aos procssos dificuldads d ralização da tapa para a dfinição d dimnsõs altamnt submicrométricas. Grand part do custo da fabricação d CI s stá rlacionada a sta tapa. Embora, m trmos tóricos, sja possívl obtr-s dfiniçõs d padrõs até nívis atômicos, tais sistmas sriam xtrmamnt lntos não atingiriam os rquisitos d vlocidad ncssários para produção m larga scala. Os sistmas mais avançados d litografia atuais utilizam imprssão por projção ótica, oprando no limit d difração d Rayligh. A imagm d um padrão principal (normalmnt rduzida d 4 a 5 vzs) é projtada sobr a suprfíci da lâmina. Para tal, sts sistmas utilizam um complxo sistma d lnts. A rsolução do sistma fotolitográfico stá dirtamnt rlacionada com o comprimnto d onda da luz utilizada para snsibilizar o fotorrsist. A figura 7 aprsnta os valors d comprimnto d onda d dimnsão mínima utilizados m função do ano. Figura 7 Valors do comprimnto d onda/mínima dimnsão m função do ano. Lasrs a bas d fluorto d criptônio (KrF) fluorto d argônio (ArF) são utilizados para as graçõs tcnológicas d 0,5 µm 0,8 µm, rspctivamnt. Entrtanto, os mlhors rsultados são

22 obtidos com lasr KrF. Para as graçõs tcnológicas futuras acrdita-s qu o uso d lasrs a bas d flúor (F ) sjam ncssários, como indicado na figura 7. O gráfico aprsntado mostra qu o procsso óptico aprsnta um limit para sua utilização para no máximo a dimnsão um pouco abaixo d 00 nm [4]. Após st limit, outras técnicas tornam-s imprscindívis, tais como projção d létrons, multifixs d létrons, raio X, fix d íons, matriz d pontas d microscopia d força atômica, tc. 4 Limits d scalamnto Nos itns antriors aprsntamos os procdimntos utilizados para o scalamnto as limitaçõs qu surgm concomitantmnt. Analisamos agora o limit do scalamnto, ou sja, até ond podmos rduzir as dimnsõs, tnsõs nrgia da informação. A Figura 8 mostra a volução da nrgia da informação m opraçõs lógicas, ao longo dos anos, com uma contínua rdução da msma. Até ond sta volução podrá continuar? Iniciamos com a aprsntação d limits tóricos a sguir aprsntamos alguns dados xprimntais rportados a título d xmplos. Figura 8 Evolução da nrgia usada para ftuar opraçõs lógicas, ao longo dos anos. 4. Limits tóricos D acordo com Mindl [4], os limits d scalamnto d dispositivos podm sr agrupados m 5 classs:. Limits fundamntais. Limits do matrial 3. Limits do dispositivo 4. Limits do circuito 5. Limits do sistma Com o intuito d analisarmos o scalamnto até o nívl d dispositivo, aprsntarmos a sguir apnas considraçõs quanto aos primiros limits [4]. ) Entr os limits fundamntais tmos: a) Dvido a flutuaçõs térmicas no matrial, qualqur informação (nrgia armaznada) com nrgia próxima à da flutuação térmica, trá alta probabilidad (statística d Boltzman) d sr prdida [43]. Assim, é ncssário qu a informação tnha no mínimo [4]: ε > 4 T (3a) ou ainda, para mantr a probabilidad d rro mnor qu 0-9, a nrgia dv sr maior ainda, ou sja [44]: ε > 65 T (3b)

23 b) O princípio da incrtza da mcânica quântica diz qu p. r > h (4) ou qu ε. t > h (5) A partir dsta rlação, obtém-s qu a mínima nrgia armaznada, a sr dtctada num intrvalo d tmpo t dv sr maior qu h / t [45] ε > h / t (6) ) Os limits dos matriais, por sua vz, rfrm-s à propridad dos matriais. Entr stas citamos: a) Campo létrico máximo qu o matrial suporta sm ruptura por avalanch, E C b) Vlocidad máxima ou vlocidad d saturação dos portadors, v max c) Massa ftiva dos portadors, m Assim, o atraso mínimo rlacionado a sts limits pod sr obtido por: V L min E c τ min = + (7) v v max Considrando os valors para silício ( E C = 3 x 0 5 V/cm 3, v max = x 0 7 cm/s) V = 4 KT / q (limit fundamntal) obtém-s τ min = 3 x 0-4 s. Da massa ftiva pod-s obtr ainda a spssura mínima d uma barrira d potncial para a qual a corrnt d tunlamnto sja dsprzívl. Quanto mnor a massa ftiva, maior sta spssura mínima. Assim, com silício pod-s fabricar dispositivos com dimnsõs físicas mnors qu no GaAs, o qual aprsnta mnor massa ftiva d létrons [43]. 3) Em dispositivos MOSFET, o comprimnto mínimo do canal é dtrminado pla ocorrência da prfuração MOS (punchthrough), dgradação das caractrísticas dvido à fito d canal curto, bm como plas dmais limitaçõs aprsntadas no itm 3. Estima-s qu um limit prático dv star m torno d 5 nm [46] ou msmo d 0 nm [47]. O uso d tcnologia CMOS/SOI, d baixa tmpratura (N líquido) /ou novas struturas d dispositivos MOS irão contribuir para a xtnsão do tmpo d vida das tcnologias CMOS d Si. Entr novas struturas vm sndo proposto o transistor MOS d dupla porta (DG-CMOS/SOI), ilustrada na Fig. 9. A Fig. 0 ilustra como a introdução d inovação tcnológica é ncssária quando uma dada volução tcnológica chga à saturação da sua capacidad. O qu virá após o limit d scalamnto na tcnologia CMOS? Novos concitos d dispositivos circuitos trão lugar. Entr stas já são sugridos: a) dispositivos d bloquio Coulombiano, ntr outros dispositivos d um único létron; b) dispositivos quânticos, ond s controla o stado do létron d um átomo (hidrogênio, por xmplo); c) struturas d nano-tubos d carbono é outra idéia proposta. São tubos d.4 nm d diâmtro d 0 µm d comprimnto qu constitum canais d corrnt qu prmitm ralizar circuitos tipo molculars. max Figura 9 Dsnho m cort d strutura d a) CMOS/SOI b) DG-CMOS/SOI [48]. 3

24 Figura 0 Tndências d dsmpnho d circuitos CMOS, com dsafios soluçõs tcnológicas [8] Rfrências: [] G. E. Moor, Progrss in Digital Intgratd Elctronics, IEDM Tch. Digst, p. -3, 975. [] J. D. Midl, Ultra-Larg Scal Intgration, IEEE Trans. Elctron Dvics, v. 3, n., p , 984. [3] E. J. Rymaszrosi, Dns, Dnsr, Dnsr, J. Elctron Matr, v. 8, n., p. 7-0, 989. [4] R. H. Dnnard, F. H. Ganssln, H. N. Yu, V. H. Ridout, E. Bassous and A. R. LBlanc, Dsign of Ion-Implantd MOSFET s with Vry Small Physical Dimnsions, IEEE Journal Solid-St. Circuits, v. 9, p , 974. [5] S. C. Sun and J. D. Plummr, Elctron Mobility in Invrsion and Accumulation Layrs Thrmally Oxidizd Silicon Surfacs, IEEE Trans. Elctron Dvics, v. 7, p , 980. [6] P. K. Chatty, W. R. Huntr, T. C. Holloway and Y. T. Lin, Th Impact of Scaling Laws on th Choic of n-channl or p-channl for MOS VLSI, IEEE Elctron Dvic Lttrs, vol., p. 0-3, 980. [7] J. R. Brws, W. Fichtnr, E. A. Nicollian and S. M. Sz, Gnralizd Guid for MOSFET Miniaturization, IEEE Elctron Dvic Lttrs, vol., p. -4, 980. [8] G. Baccarani, M. R. Wordman and R. H. Dnnard, Gnralizd Scaling Thory and Its Application to a /4 Micromtr MOSFET Dsign, IEEE Trans. Elctron Dvics, v. 3, p , 984. [9] SUPREM-4, Bidimnsional Procss Simulator, Stanford Univrsity, 993. [0] Avant! MEDICI, Bidimnsional Dvic Simulator, 00. [] PISCES-II, Bidimnsional Dvic Simulator, Stanford Univrsity, 993. [] Avant! DAVINCI, Tridimnsional Dvic Simulator, 00. [3] L. D. Yau, A Simpl Thory to Prdict th Thrshold Voltag of Short-Channl IGFET s Solid-Stat Elctronics, v. 7, p , 974. [4] B. S. Nataraj and R. Kumar, Thrshold-Voltag Variations in VLSI MOSFET s Du to Short Channl Lngths, IEEE Journal Solid-St. Circuits, v., p , 987. [5] Y. El-Mansy, MOS Dvic and Tchnology Constraints in VLSI, IEEE Journal Solid-St. Circuits, v. 7, p , 98. [6] D. M. Brown, M. Ghzzo and J. M. Pimbly, Trnds in Advancd Procss Tchnology- Submicromtr CMOS Dsign and Procss Rquirmnts, Proc. of th IEEE, vol. 74, p , 986. [7] K. K. Ng and W. T Lynch, Th Impact of Intrinsic Sris Rsistanc on MOSFET Scaling, IEEE Trans. Elctron Dvics, v. 34, p , 987. [8] J. S. Kim and H. C. Lin, Modling Effctiv Sourc Rsistanc of a Short-Channl MOSFET, Proc. of th IEEE 984 Custom Intgratd Circuits Confrnc, p , 984. [9] H. Shichijo, A R-Examination of Practical Prformanc Limits of Scald n-channl and p-channl MOS Dvics for VLSI, Solid-Stat Elctronics, v. 6, p , 983. [0] J. D. Plummr, P. B. Griffin, Matrial and Procss Limits in Silicon VLSI, Procdings of Th IEEE, vol. 89, no. 3, pp (00). 4

25 [] H. Murrmann and D. Widmann, Currnt Crowding an Mtal Contacts to Planar Dvics, IEEE Trans. Elctron Dvics, v. 6, p. 0-04, 969. [] H. Brgr, Modls for Contracts to Planar Dvics, Sol.-St. Elctr., v. 5, p , 97. [3] K. K. Ng and W. T Lynch, Analysis of th Gat-Voltag-Dpndnt Sris Rsistanc of MOSFET s, IEEE Trans. Elctron Dvics, v. 33, p , 986. [4] S.-Y. Oh, S. G. Choi, C. G. Sodini and J. L. Moll, Analysis of th Channl Invrsion Layr Capacitanc in th Vry Thin-Gat IGFET, IEEE Elctron Dvic Lttrs, v. 4, p , 983. [5] A. G. Salmis and J. T. Clmns, Charactrization of th Elctron Mobility in th Invrtd <00> Surfac, IEDM Tch. Digst, p. 8-, 979. [6] F. F. Fany and A. B. Fowlr, Transport Proprtis of Elctron in Invrtd Silicon Surfacs, Phys. Rv., v. 69, p , 968. [7] E. Tada, H. Kum, T. Toyab amd S. Asai, Submicromtr MOSFET Structur for Minimizing Hot- Carrir Gnration, IEEE Journal Solid-St. Circuits, v. 7, p. 4-48, 98. [8] J. J. Sanchz, K. K. Hsuh and T. A. DMassa, Drain-Engnrd Hot-Elctron-Rsistant Dvic Structurs: A Rviw, IEEE Trans. Elctron Dvics, v. 36, p. 5-3, 989. [9] J. Schadl, Dvic Failur Mchanisms in Intgratd Circuits, Proc. of ESSDERC, p. 3-6, 983. [30] J. L. Moll and E. Y. Sun, Physical Effcts in Small Gomtry MOS Transistors, Jap. J. Appl. Phys., vol. 9, p , 980. [3] S. Holland, I. C. Chan, T. P. Ma and C. Hu, On Physical Modls for Gat Oxid Bradown, IEEE Elctron Dvic Lttrs, vol. 5, p , 984. [3] I. C. Chan and S. E. Holland, Elctrical Bradown in Thin Gat and Tunnling Oxids, IEEE Trans. Elctron Dvics, v. 3, p. 43-4, 985. [33] F. L. Trry, R. L. Aucoin, M. L. Naiman, P. W. Wyatt and S. D. Snturia, Radiation Effcts in Nitridd Oxids, IEEE Elctron Dvic Lttrs, v. 4, p. 9-93, 983. [34] M. A. Schmidt, F. L. Trry Jr., B. P. Mathur and S. D. Snturio, Invrsion Layr Mobility of MOSFET s with Nitridd Oxid Gat Dilctrics, IEEE Trans. Elctron Dvics, v. 35, p , 988. [35] J. A. Diniz, P. J. Tatsch, M. A. A. Pudnzi, Oxinitrid Films Formd by Low Enrgy NO + Implantd into Silicon, Appl. Phys. Ltt., v. 69, n. 5, p. 4-5, 996. [36] J. A. Diniz, J. Godoy Fo., P. J. Tatsch, J. W.Swart, Radiation Hardning of Oxynitrids Formd by Low Nitrogn Implantation into Silicon Prior do Oxidation, Th 99 th Mting of Th Elctroch. Soc., Abstract n. 6, v.00-, Washington DC, USA, 5 a 9 d março d 00. [37] J. Chn, T. Y. Chan, P. K. Ko and C. Hu, Subbradown Drain Laag Currnt in MOSFET, IEEE Elctron Dvic Lttrs, v. 8, p , 987. [38] S. M. Sz, Physics of Smiconductor Dvics, J. Wily & Sons, p. 485, 98. [39] Smiconductor Industry Association, Nacional Tchnology Roadmap for Smiconductors, San Jos, CA, SIA, 997. [40] Smiconductor Industry Association, Intrnacional Tchnology Roadmap for Smiconductors, San Jos, CA, SIA, 999. [4] L. R. Harriot, Limits of Lithography, Proc. of th IEEE, v. 89, n. 3, p , 00. [4] J. D. Mindl, Ultra Larg Scal Intgration, IEEE Trans Elctron Dvics, v. 3, p , 984. [43] C. Mad and L. Conway, Introduction to VLSI Systms, Addison-Wsly Public Co., 980. [44] R. W. Kys, Fundamntal Limit of Silicon Tchnology, Proc. of Th IEEE, v. 89, n. 3, p. 7-39, 00. [45] R. W. Kys, Physical Limits in Digital Elctronics, Proc. of Th IEEE, v. 63, p , 975. [46] H. Iwai, CMOS Tchnology Yar 00 and Byond, IEEE Journal Solid-St. Circuits, v. 34, n. 3, p , 999. [47] D. J. Frant al, Dvic Scaling Limits of Si MOSFETs and Thir Application Dpndncis, Proc. of Th IEEE, v. 89, n. 3, p , 00. [48] R. W. Gurnsy, F. L. Gandour, A Comptitividad da Indústria Eltrônica, ABINEE TEC 00, São Paulo, -5 d Maio 00. 5