Dispositivos Lógicos Programáveis. Prof. Luiz Fernando Copetti

Transcrição

1 Dispositivos Lógicos Programáveis Prof. Luiz Fernando Copetti

2 Luiz Fernando Copetti Mestre em Ciências UTFPR 2008 Engenheiro Eletrônico UTFPR Engenheiro de Desenvolvimento HW/SW Siemens, CITS, NSN, Velsis, Visum Professor da UTFPR desde 1991 Ling. De Progr., Eln. Digital, up, Fpgas

3 Dispositivos Lógicos Programáveis Ementa: Linguagem VHDL FPGA/CPLD Aplicações de lógica programável Bibliografia: COSTA, C. Projetos de circuitos digitais com FPGA. 1. ed. São Paulo, SP: Érica, PEDRONI, V.A. Eletrônica digital moderna e VHDL. Rio de Janeiro: Elsevier, ASHENDEN, P.J. The designer's guide to VHDL. 3 ed. Boston: Morgan Kaufmann, 2008.

4 Agradecimentos Prof. Gilson Yukio Sato Prof. Valfredo Pilla Jr.

5 Avaliação Critérios para aprovação: Frequencia às aulas: 75% e Nota Final 7,0 Composta por: 45% Resolução de exercícios 25% Frequência 30% Trabalho prático final Resolução dos exercícios: individual ou em duplas

6 Apresentação Introdução CPLDs e FPGAs VHDL circuitos combinacionais VHDL circuitos sequencias Simulação Trabalho prático

7 Introdução Contribuição prof. Valfredo

8

9

10

11

12 Cauterizando a face do dióxido de silício exposta

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27 Anti-fusível (comportamento oposto ao do fusível convencional

28 PROM 1a tecnologia de dispositivos programáveis

29 O arranjo OU permite que sejam gravados valores na memória

30 Originalmente usada como elemento de memória Passou a ser usada para gerar funções lógicas Limitação: poucos termos na entrada

31 Programmable Logic Arrays Número de termos da entrada ou saída pode se aumentado, se necessário Não obtiveram sucesso comercial Como ambos os arranjos são programáveis, dispositivo é mais lento que uma PROM

32 PAL: Programmable Logic Arrays. GAL Generic logic Arrays,

33 PAL: Oposto da PROM. GAL Variante da tecnologia, proposta pelo fabricante Lattice com as conexões baseadas em E 2 PROM Dispositivos mais rápidos porém menos flexíveis

34 Dispositivos anteriores: SPLD (Simple PLDs) Tentativas de integrar várias PALs frustradas MEGAPAL Problema: conexão entre os SPLDs muito extensa para conectar todas as entradas e saídas -> decréscimo na velocidade 1994 Altera introduz CPLD baseada em CMOS e E 2 PROM

35 Matriz de conexão é composta pelo próprio silício

36 Matriz de conexão mostrando os multiplexadores para acesso aos SPLDs

37 1980: havia um intervalo de componentes com média complexidade não coberto pelas tecnologias da época

38

39 FPGA: ilhas com componentes programáveis e um mar de conexões programáveis.

40 Há linhas de conexão globais que não passam pelos switches locais I/O externo são conectados aos PADs que desta forma atingem entradas de células locais As FPGAs colocaram-se de forma definitiva entre os CPLDs e os ASICs (Application Specif Gate Arrays) Akguns projetos que antes só eram realizáveis em ASICs passam a ser passíveis de implementação em FPGA

41 Clive Maxfield, 2009 FPGA baseada em multiplexadores (MUX)

42 FPGA baseada em LUTs (look-up tables)

43 LUTs (look-up tables), originalmente de 3 entradas, mas hoje com versões de até 8 entradas FPGAs podem conter, além de lógica, blocos definidos em HW, como se fossem ASICs Versões de FPGAs com processadores, DSPs, multiplicadores por HW são usuais

44 Tecnologias de configuração das FPGAs: FLASH (programada dentro ou fora da placa) Antifuse (programada fora da placa) Estas tecnologias permite a característica instant ON Porém Maioria das FPGAs -> SRAM Menor consumo Maior densidade Processo CMOS padrão Problemas: requer FLASH externa para configuração Deve ser administrado o período do HW não HW..

45 Tecnologias de configuração das FPGAs: FLASH (programada dentro ou fora da placa) Antifuse (programada fora da placa) Estas tecnologias permite a característica instant ON Porém Maioria das FPGAs -> SRAM Menor consumo Maior densidade Processo CMOS padrão Problemas: requer FLASH externa para configuração Deve ser administrado o período do HW não HW..

46 Cauterizando a face do dióxido de silício exposta

47 Cauterizando a face do dióxido de silício exposta

48 Cauterizando a face do dióxido de silício exposta