ARQUITETURA DE CIRCUITOS INTEGRADOS

Transcrição

1 ARQUITETURA DE CIRCUITOS INTEGRADOS Tecnologias de Integração de Hardware Altamiro Amadeu Susin - UFRGS ALEGRETE 2014

2 M68040

3 Modelo PO-PC Parte de Controle St Co Parte Operativa { M, C, O } I/O

4 ATIVIDADES NA ÁREA DE PROJETO

5 start ready (a) C2 C1 C2 C3 C4 FSM C PO S C4 Z := TRUE INC i Z := Z AND Xi i := 1 C3 C1 S contador Z Xi Z > n control FSM status C entrada control dados e operadores parte controle status comandos S saída entrada condições parte operativa saída

6 Parte Operativa 1 M U L A B3 R E G U L A B5 R E G M B4 2

7 Controlador Canônico Entradas LÓGICA COMBINACIONAL REGISTRO Controle

8 Variabilidade na propagação de sinais (inclusive do Clock)

9 SoC (System-on-Chip) O CI não é mais um componente ISÓCRONO O CI tem o Fluxo de Projeto de um SISTEMA

10 Fluxo de Projeto SOC Especificação Nivel Usuário Silício Virtual Projeto Nivel Sistema IP, CoSim, CoDes Síntese Nivel Físico Bib Dinâmicas Fabricação Nível Processo

11 New CAD & IP directions

12 Novas direções para CAD e IP... Em primeiro lugar, o projeto baseado em IPs é uma questão estratégica para uma empresa. Obviamente é a chave para o Sistema em Chip, e portanto, é crucial para uma exploração eficiente da atual tecnologia de manufatura. Por outro lado, dada a mencionada situação dinâmica da indústria, esta mudança na abordagem de projeto é um caminho para os atores estabelecidos em semicondutores, que devem reagir apropriada e rapidamente.

13 SoC - Sistemas num Chip Os Profissionais da área especializar-se-ão Projetista de Núcleos (IP designer) Integrador de SoC Um novo MÉTODO é fundamental Especificação da Aplicação em Alto Nível Projeto visando Reúso Desenvolvimento de métodos e ferramentas para especificação, validação e teste

14 Fluxo de Projeto - otimização Platform Definition Communication Model UML ARQ LIB Application mapping instance Execution Environment run new instance Architectural Platform Architectural Control get states updated evaluation functions states update arch run Simulator Analisys Tool Constraints ARQ S elected

15 Barramento em Chip Device Control Register (DCR) bus Core de Sistema Core de Sistema Árbitro Memória On-chip Core de Processador Core de Periférico CircuitoPonte Processador Auxiliar Circuito Ponte Core de Periférico Árbitro Processor Local Bus (PLB) Core de Sistema On-chip Peripheral Bus (OPB) Core de Periférico Core de Periférico

16 Redes em Chip - Malha

17 Redes em Chip - Torus Core Router Link

18 Rede em Chip - Árvore Gorda Link Router Core

19 Exemplo de um SoC (1 - Sistema) coletor central usuário sensor

20 Sensor1 Exemplo de um SoC 0-3V Sensor2 SensorN MUX Conformação de sinal (2 - Coletor) ADC 10b I/O up mem f reg RF 10mW

21

22 Arquitetura do TA SBTVD (#1) ASIP ASIP up Decod. up Decod. Decod. Decod. Áudio Áudio (Demux, (Demux, Parser Áudio) Parser Áudio) 20 Mbit/s Antena Antena Sintonia Sintoniaee Demodulação Demodulação Memória Memória I/D I/D Saída Saída Áudio Áudio 500 MB/s Decod. Decod. Vídeo Vídeo AA Memória Memória Vídeo+Gráfico Vídeo+Gráfico TS (áudio, vídeo e dados) (x MB/s) Bridge Bridge Processador Processador Gráfico Gráfico 282 MB/s 94 MB/s BB Interface Interface Genérica Genérica Interface Interface Usuário Usuário 94 MB/s (YUV) 188 MB/s (RGB) CPU CPUPrincipal Principal (Controle do TA, OS) (Controle do TA, OS) Interface Interface de dedisco Disco Canal Canal Retorno Retorno Saída Saída Vídeo Vídeo Memória Memória I/D I/D

23 Arquitetura do TA SBTVD (#1) bus i2c bus External Memory video RF Demux frontend Antenna TS data audio i2c USB I/O port disk interface e I/O port Multi Channel Memory Controller MC decoder audio video OSD CPU channel channel channel channel channel channel bus interface h264 video I/O port decoder closed captions decoder AAC audio decoder ethernet CPU post decoding video & audio processing and sync. display controller audio controller

24 TV Digital - Plataforma de Validação PC Host Board Interface RS-232 Power PC Memory Frame Buffer FPGA Monitor IP

25 Redes de Sensores sem Fio Instituto Nacional de Ciência e Tenologia Projeto Namitec Micro e Nano Tecnologia

26 Ecologia Acústica Diferentes coaxares para diferentes situações. Utilizamos 30 nós cobrindo uma área de 5250m2. 5 Imote2s e 25 MicaZs Cobertura de sensoriamento 10 a15 Identificação do coaxar do metros anuro utilizando a Transformada Rápida de Fourier (FFT).

27 Material Utilizado MicaZ (MPR2400CA): É um nó sensor que reúne um rádio transmissor/receptor, usa o padrão IEEE /ZigBee, no qual os canais são numerados de 11 (2.405 GHz) a 26 (2.480 GHz), sendo cada canal separado por 5 MHz. Taxa de dados de 250 kbps. Roda TinyOS e versões mais novas. Plug and play com todas as placas de sensores, placas de aquisição de dados, gateways e software da Crossbow. Processador ATMEGA128L. [Fonte: Crossbow (2009)]

28 Esfera Instrumentada Sistema composto por três células de carga em forma de anel Cada célula: 500N FS Cada célula capta a compressão ao longo de um eixo: três eixos independentes

29 Protótipos desenvolvidos

30 Fruta Eletrônica v

31 Rastreamento Animal Animal Traceability RFID (CEITEC) LF Standard (ISO 11784/11785) Local supply chain development

32 Novas Aplicações Tudo-Sempre Conectado IoT Internet das Coisas Casa Inteligente Cidade Inteligente Vias e carros Inteligentes Tecnologias Assistivas BMI Interface Homem-Máquina Próteses Inteligentes Laboratório em Chip (Sistemas Cíbridos) Fusão Mídias-Dados Dilúvio de Informações Etc, etc, etc

33 O projeto de Sistemas (SoC) exige técnicas de especificação, validação e reúso e ferramentas adequadas

34