Capítulo 5. Conversores. 5.1 Introdução

Transcrição

1 Capítulo 5 Conversores 5.1 Introdução A natureza apresentanos grandezas analógicas (e como tal contínuas) no entanto existem muitas situações em que é conveniente poder converter esses sinais numa forma digital (e como tal discreta) principalmente por questões de processamento. A figura 5.1 apresenta um exemplo de um sistema com processamento digital de sinal. V i Amostrador etentor ADC n Processamento Digital n DAC V o Figura 5.1: Exemplo de um sistema com processamento digital de sinal. Neste sistema, como é frequente acontecer, a entrada é um sinal analógico que é convertido num sinal digital, processado e depois convertido novamente num sinal analógico. Como exemplos de processos deste tipo podem considerarse sistemas de controlo digital, linhas telefónicas digitais ou sistemas de processamento digital de voz. Neste exemplo entre a entrada e a saída existem diversos blocos de processamento que transformam o sinal de entrada, representado por V i, até que ele se converta no sinal de saída, representado por V o.osblocosrepresentadossão: Amostrador etentor Este bloco é responsável por recolher amostras do sinal de entrada e reter cada uma dessas amostras até recolher outra. A amostra neste contexto é como uma fotografia instantânea do sinal de entrada que guarda a informação do sinal no instante de amostragem. ADC Analog to Digital Converter ou conversor de analógico para digital. A função deste bloco é converter a informação analógica da amostra anteriormente recolhida em informação digital em binário. A partir deste bloco a informação passa a ser transmitida em paralelo por um conjunto de n sinais binários. 89

2 90 CAPÍTULO 5. CONVESOES Processamento Digital O bloco de processamento digital implementa a função pretendida. Por exemplo num sistema de controlo digital seria neste bloco preparado o sinal de controlo a aplicar ao processo externo. DAC Digital to Analog Converter ou conversor de digital para analógico. Este bloco recebe a informação binária resultante do processamento digital e volta a converter a informação num sinal analógico. A figura 5.2 ilustra o processo de amostragem e retenção de um sinal. Na parte superior da figura está representado um sinal analógico V i. Estesinaléamostrado em instantes de tempo igualmente espaçados nos quais são recolhidas as amostras que compõem o sinal V ia. O efeito da retenção está representado na parte inferior sob o nome de V ia. Tal como o nome indica o valor da amostra é retido até que esteja disponível uma nova amostra. V i V ia t V ia t t Figura 5.2: Exemplo de amostragem e retenção de um sinal analógico. Deve notarse que este processo de amostragem e retenção implica a perda de alguma da informação do sinal original uma vez que o sinal agora obtido, ainda que mantendo uma semelhança com o sinal inicial, não tem todas as características desse sinal. O objectivo deste capítulo é estudar as soluções existentes para implementar os blocos ADC e DAC como será detalhado nas secções seguintes.

3 5.2. CONVESOES DE DIGITAL PAA ANALÓGICO DAC 91 Deve no entanto notarse que o sistema de processamento digital é apresentado de uma forma extremamente simplificada. Por exemplo para o funcionamento do bloco amostrador e retentor é necessário definir uma frequência de amostragem e essa escolha deve estar de acordo com o teorema de amostragem e é frequente utilizarse um filtro antialiasing cuja escolha está também relacionada com a escolha daquela frequência. Sobre a escolha da frequência de amostragem para cada aplicação deve dizerse que esta é uma questão fundamental. É necessário garantir que as amostras são suficientemente representativas para que seja possível recuperar a informação fundamental do sinal original. Esta informação fundamental é dependente de cada aplicação. O Teorema de Nyquist afirma que a frequência mínima de amostragem deve ser igual a duas vezes a frequência máxima do sinal a amostrar, como está representado na equação 5.1. F a mín =2.F máx_entrada (5.1) 5.2 Conversores de digital para analógico DAC Nesta secção são apresentados alguns tipos de conversores de digital para analógico através da explicação do seu princípio de funcionamento. Esta apresentação não pretende ser exaustiva. Os conversores de digital para analógico serão estudados primeiro uma vez que, por vezes, são utilizados nos circuitos dos conversores de analógico para digital. A saída de um DAC é genericamente dada por: V o = V ref. valor_binário (5.2) 2 n sendo V ref a tensão de referência utilizada na conversão e n o número de bits utilizado, no qual é expresso o valor binário Conversor de digital para analógico baseado na soma de corrente O conversor de digital para analógico baseado na soma de corrente é normalmente implementado com base num amplificador operacional como está representado na figura 5.3, embora seja possível utilizar um circuito muito semelhante sem o amplificador operacional, ainda que nesse caso a capacidade de fornecer corrente seja muito limitada. Considerando as características do amplificador operacional ideal, em concreto a resistência de entrada infinita e a terra virtual, é possível escrever a equação resultante da lei dos nós para o nó de entrada: A 0 A 1 /2... A N 1 /2 = V 0 N 1 (5.3)

4 92 CAPÍTULO 5. CONVESOES A 0 A 1 A N1 /2... /2 n1 V o Figura 5.3: Circuito do conversor de digital para analógico baseado na soma de corrente. Onde A N 1 éobitmaissignificativo e A 0 é o bit menos significativo da entrada digital. Esta equação pode ser reescrita como: V 0 = (2 N 1.A N A 1 A 0 ) (5.4) Cada uma das entradas, caso contenha o valor lógico 1, terá um valor de tensão correspondente a esse valor lógico que é afectado por um peso em função das resistências que lhe estão associadas. Como é possível verificar este circuito muito simples permite gerar uma tensão analógica proporcional ao código binário fornecido. Este conversor apresenta como vantagens o facto de por cada entrada adicional necessitar de apenas mais uma resistência e como limitações a necessidade de uma ampla gama de valores de resistências, a forte dependência de V 0 com a precisão das resistências e o número máximo de resistências está limitado pelas características reais do amplificador operacional (não é conveniente utilizar resistências da mesma ordem de grandeza da resistência de entrada do amplificador operacional uma vez que nessa situação seria necessário, entre outras coisas, considerar a corrente de entrada do amplificador) Conversor de digital para analógico em escada 2 O nome do conversor de digital para analógico 2 resulta da utilização de dois tipos de resistências tendo uma o dobro do valor da outra como se pode verificar pelo exemplo da figura 5.4. Tal como o conversor anterior também neste caso é possível implementar aconversão semoamplificador operacional. Novamente considerando o amplificador operacional ideal, é possível verificar que para cada entrada binária A i a resistência à esquerda e à direita é idêntica e igual a 2 pelo que a corrente fornecida por cada uma das entradas se vai dividir de forma igual pelos dois ramos. Por exemplo, para o nó que liga a entrada A 0,àesquerda aresistênciavistavale2eàdireitajuntodoamplificador operacional estão duas resistências com valor 2 em paralelo e em série com uma resistência de valor, resultando em 2//2 = = 2. Até chegar ao nó em consideração

5 5.2. CONVESOES DE DIGITAL PAA ANALÓGICO DAC V o A 0 A 1 A N1 Figura 5.4: Conversor de digital para analógico 2. encontramos novos paralelos de resistências 2 e série com resistências, resultando no mesmo valor equivalente: 2. Daqui resulta que cada entrada perde peso, pelo efeito de divisão de corrente, à medida que está mais afastada do amplificador operacional. Como o amplificador está montado numa configuração não inversora é apenas possível garantir que a tensão dos dois terminais de entrada (V e V )doamplificador operacional é idêntica. Para o terminal negativo pode escreverse: V = V 0. (5.5) 1 2 em resultado da impedância de entrada infinita do amplificador operacional e do divisor de tensão das resistências 1 e 2. Considerando agora apenas a entrada mais significativa A N 1 com um valor lógico 1, a resistência vista a partir desta entrada é 2 2//2 =3 pelo que a tensão no nó de entrada será V /3, sendov atensãocorrespondenteaovalorlógico1. Como o ganho do amplificador ideal é infinito a diferença entre V e V énula.atensãode saída correspondente será dada pela equação: 1 1 V 3 = V 0. (5.6) 1 2 V 0 = V (5.7) 1 E as tensões correspondentes às restantes entradas serão apenas metade desta tensão por cada nó adicional que for atravessado. Portanto a relação entre os pesos das entradas está confirmada e as resistências 1 e 2 são utilizadas para estabelecer o ganho ou corrigir o factor 1/3. O conversor de digital para analógico em escada 2 permite obter a conversão utilizando o dobro das resistências utilizadas no caso anterior mas apenas com os valores e 2. Portanto neste caso a dependência do conversor é com a relação entre as resistências e não com o seu valor absoluto. Como desvantagem este conversor apresenta uma limitação devida ao tempo de propagação diferente para as diversas entradas. A entrada menos significativa terá

6 94 CAPÍTULO 5. CONVESOES necessariamente um atraso de propagação consideravelmente mais elevado do que o associado à entrada mais significativa. Estudados, de forma simples, dois princípios de funcionamento de conversores de digital para analógico é possível analisar agora as características principais destes conversores Características principais dos conversores de digital para analógico As características principais dos conversores de digital para analógico são: resolução, linearidade, monotonia, precisão, tempo de conversão e sensibilidade à temperatura. esolução A resolução de um conversor de digital para analógico resulta directamente do número de bits que o conversor utiliza e permite perceber qual é o valor mínimo que o conversor pode representar [8]. Por exemplo um conversor com 10 bits permite obter 2 10 =1024 valoresdesaídadistintosoqueresultanumaresoluçãodeaproximadamente0, 1%. No mercado estão disponíveis conversores de digital para analógico de 6 a 24 bits [9]. Linearidade Num conversor ideal a incrementos iguais na entrada digital corresponderiam incrementos iguais na saída analógica. Num conversor real isto nem sempre se verifica e o termo linearidade representa aqui uma medidadequantooconversorrealestápróximo do ideal nesta perspectiva. Para se medir a linearidade de um dispositivo representase graficamente a sua relação entrada/saída (ver exemplo da figura 5.5) e traçase a recta mais provável desta relação. A medida de linearidade é dada pelo maior desvio em relação à recta maisprovávelporcomparaçãocomavariaçãocorrespondenteaobitmenossignificativo (LSB do inglês Least Significant Bit). A figura 5.5 representa a relação entrada/saída de um determinado conversor de três bits. Depois de traçada a recta mais provável é assinalado com a letra e o maior desvio em relação a esta. Uma vez que o erro de linearidade é ligeiramente inferior a meio LSB seria indicado como e< 1 2 LSB. Monotonia Um conversores de digital para analógico deve ser monótono, isto é a saída deve sempre aumentar em resposta a uma entrada digital crescente [10]. Para que esta característica se verifique basta que a não linearidade diferencial não exceda 1 LSB em módulo [11].

7 5.2. CONVESOES DE DIGITAL PAA ANALÓGICO DAC 95 Tensão analógica de saída e LSB Figura 5.5: Exemplo da representação da relação entrada/saída de um determinado conversor de três bits. Precisão A precisão de um conversor é uma medida da diferença entre a tensão de saída analógica obtida e a tensão que idealmente deveria estar à saída. A falta de linearidade é um dos factores que contribui para a imprecisão [8], sendo os outros a variação das tensões de referência, a precisão das resistências e as características do amplificador operacional. A especificação da precisão pode ser fornecida pelo fabricante como "0.2% da escala completa ±1/2LSB". Tempo de conversão O tempo de conversão pode ser dividido em duas partes: o tempo de propagação e tempo de estabelecimento. O tempo de propagação corresponde ao tempo que decorre entre uma mudança na entradaeacorrespondentemudançanasaída[12],enquantootempodeestabelecimento ( em inglês setling time) corresponde ao tempo necessário para a saída estabilizar dentro de uma percentagem do valor final. Neste último caso são comuns valores de 10 a 1% e considerase o tempo de estabelecimento como o tempo necessário para a saída ficar dentro de um intervalo definido pelo valor final ± a percentagem com que se está atrabalhar. Sensibilidade à temperatura A variação da temperatura provoca alterações nos valores das resistências e no comportamento do amplificador operacional pelo que um conversor poderá apresentar, para uma mesma entrada digital, valores de saída distintos em função da temperatura. Valores típicos da sensibilidade à temperatura andam na gama de variação de ±50ppm/ o C

8 96 CAPÍTULO 5. CONVESOES (ppm partes por milhão) para um conversor comum até ±1.5ppm/ o Cparaumconversor de boa qualidade. 5.3 Conversores de analógico para digital ADC Nesta secção são apresentados alguns tipos de conversores de analógico para digital através da explicação do seu princípio de funcionamento. Esta apresentação não pretende ser exaustiva Conversor de analógico para digital em rampa O conversor de analógico para digital em rampa está representado na figura 5.6. Oscilador Entrada Comparador CLK CL Contador Saída Lógica de Controlo n bits Saída Conversor de digital para analógico Figura 5.6: Diagrama de blocos de um conversor analógicodigital em rampa. Para compreender o funcionamento do conversor em rampa considerese o contador num estado em que a saída está a zero e um sinal de entrada em tensão superior a zero. Nesta situação o comparador da entrada dará uma saída correspondente ao valor de alimentação positiva uma vez que a saída do contador está ligada a um conversor de digital para analógico por forma a que este sinal possa ser comparado com o sinal de entrada. Esta saída permitirá que o sinal de relógio atravesse a porta lógica E e seja utilizado como sinal de relógio para o contador (sinal CLK). Desta forma, logo que o sinal de saída for superior ao de entrada, o comparador da entradaterácomosaídaovalordealimentaçãoinferioroquenãopermitiráqueosinal do oscilador atravesse a porta E, terminando o processo de conversão. Antesdeumanovaconversãooblocodelógicadecontroloteráderecolocaro contadorazero(atravésdosinalcl). Adesignaçãocomumderampa(ouescada)resultadofactodeasaídadeum conversor deste tipo descrever uma rampa (ou escada) até estabilizar no valor correcto da conversão.

9 5.3. CONVESOES DE ANALÓGICO PAA DIGITAL ADC 97 Deve notarse que, de acordo com este princípio de funcionamento o conversor terminaria com a saída a conter o valor digital imediatamente superior à entrada. Como desvantagens este conversor apresenta um tempo de conversão elevado e variável. Como é facilmente perceptível pelo princípio de funcionamento a conversão poderá estar pronta em apenas um passo, no caso de a entrada ter um valor inferior ao bit menos significativo, ou alongarse até 2 n passos,nocasodeumconversordenbits Conversor de analógico para digital por aproximações sucessivas O conversor de analógico para digital por aproximações sucessivas é uma evolução natural do conversor em rampa que corrige o tempo de conversão variável e que está representado na figura 5.7. Entrada Oscilador CLK Lógica de Controlo Saída Comparador n bits Saída Conversor de digital para analógico Figura 5.7: Diagrama de blocos de um conversor de analógico para digital por aproximações sucessivas. Como se pode verificar existe uma parte considerável do circuito que é comum ao conversor anterior tendo o contador sido substituído por um bloco de lógica de controlo. Com esta alteração o conversor passa a efectuar sempre o mesmo número de passos em cada conversão, tantos quanto o número de bits. Emcadaconversãoalógicadecontrolovaicolocarovalorlógico1emcadaumdos bits da saída, do mais significativo para o menos significativo, e testar o resultado. Se a tensão de saída de digital para analógico exceder o valor do sinal de entrada o bit em questão é recolocado a zero e testado o bit seguinte, caso contrário o bit é mantido a um e testado o bit seguinte. No final dos n passos, para um contador de n bits, obtémse a conversão de analógico para digital. Deve notarse que, de acordo com este princípio de funcionamento o conversor terminaria com a saída a conter o valor digital imediatamente inferior à entrada. A vantagem de iniciar a verificação pelo bit mais significativo é que o sinal de saída fica mais rapidamente próximo do seu valor final.

10 98 CAPÍTULO 5. CONVESOES Este conversor, apesar de mais rápido do que o anterior é ainda lento. Exemplo: Por que valores intermédios passam as saídas dos conversores de três bits em rampa e por aproximações sucessivas ao converter um valor de entrada de 4,5 Volts numa gama de zero a sete Volts? ampa 000 > 001 > 010 > 011 > 100 > 101 Aproximações sucessivas: 000 > 100 > (110) > 100 > (101) >100 Neste exemplo o conversor em rampa necessita de cinco ciclos de relógio enquanto o de aproximações sucessivas precisa de apenas três. Os valores colocados entre parêntesis representam situações de teste que acabam por ser rejeitadas por conterem valores superiores à entrada Conversor de analógico para digital em topologia paralela A figura 5.8 representa um conversor de analógico para digital em topologia paralela. V r V i / Codificador n bits /2 Figura 5.8: Diagrama de blocos de um conversor de analógico para digital de n bits.

11 5.3. CONVESOES DE ANALÓGICO PAA DIGITAL ADC 99 Como é possível verificar a partir do diagrama de blocos este conversor está baseado numa topologia de conversão paralela por comparação do sinal de entrada V i com um sinal de referência V r. Este sinal de referência está disponível à entrada dos diversos comparadores através de um conjunto de divisores de tensão que permite fazer a comparação do sinal de entrada com uma parte do sinal de referência. A informação resultante de cada um dos comparadores é depois codificada permitindo obter a saída num conjunto de n bits. Para melhor compreender o funcionamento do conversor vejamos um exemplo para três bits. Exemplo: Considere o conversor de analógico para digital em topologia paralela de três bits representado na figura 5.9. V r V i /2 I 6 I 5 I 4 I 3 I 2 Codificador 3 bits I 1 I 0 /2 Figura 5.9: Diagrama de blocos de um conversor de analógico para digital de 3 bits. Sabendo que a tensão de referência é de 14 Volts é possível estabelecer uma correspondência entre a tensão de entrada e a saída digital como está representado na tabela 5.1. Os sinais ABC compõem a saída digital do conversor. Para o comparador que gera a saída I 0 a entrada proveniente da tensão de referência pode ser calculada aplicando um divisor de tensão (considerando os amplificadores

12 100 CAPÍTULO 5. CONVESOES V i (Volts) I 6 I 5 I 4 I 3 I 2 I 1 I 0 ABC 13 a a a a a a a a Tabela 5.1: Exemplo de um conversor de três bits em topologia paralela com entrada de referência a 14 Volts. operacionais ideais): V r0 = /2 V 7 r uma vez que o total da resistência envolvida é 7. Esta equação é equivalente a: V r0 = 1 14 V r A tensão proveniente de V r para o comparador que gera a saída I 1 será: V r1 = 3 14 V r Como a resistência entre estas duas entradas tem o valor, a resistência utilizada para o cálculo do divisor de tensão é agora de 3/2 dando origem a um acréscimo de duas unidades no numerador da fracção. Como as resistências seguintes são iguais este acréscimo será idêntico até à última entrada pelo que a tensão proveniente da tensão de referência para o comparador que gera a saída I 6 será: V r6 = V r Com a última resistência de valor /2 atingese o valor de V r. Estes valores das tensões obtidas a partir da referência são os valores dos níveis de decisão necessários para, por comparação directa, decidir se cada um dos bits deve ser colocado a um ou zero. As saídas dos comparadores estarão com o valor lógico um desde o valor mais próximo da entrada até à comparação com a menor parte da tensão de referência. A tabela 5.1 mostra as saídas para as diferentes situações. Como vantagens este comparador apresenta a rapidez de conversão mas como desvantagens tem a quantidade de hardware necessário para a sua implementação e a dependência relativamente à precisão das resistências. Notese que este conversor para n bits utiliza 2 n comparadores Conversor de analógico para digital de dupla rampa Oconversordeanalógicoparadigitaldeduplarampafazusodocircuitointegrador representado na figura 5.10 que, com algumas limitações práticas[5], implementa a seguinte equação:

13 5.3. CONVESOES DE ANALÓGICO PAA DIGITAL ADC 101 V o = 1 C Ztf ti V i.dt (5.8) onde t i representa o instante inicial da integração e t f representa o instante final da integração. C V i V o Figura 5.10: Circuito integrador. Com base neste circuito podese construir o circuito representado na figura S 2 Oscilador C V a V S 1 Integrador v Comparador Contador... Saídas Digitais Figura 5.11: epresentação do conversor de analógico para digital em dupla rampa. Para compreender o funcionamento do conversor de dupla rampa considerese o contador em estado de reset, o interruptor S 1 aberto, S 2 fechado, o sinal V a positivo e osinalv negativo mas com V > V a.senoinstantet=t 1 o interruptor S 1 passar a ligar o sinal V a ao integrador e S 2 abrir, este passará a integrar o sinal V a. Admitindo que esta integração ocorrerá durante uma fracção de tempo T 1, este tempo poderá ser expresso em função do período do sinal do oscilador T como sendo T 1 =n 1 T. A evolução do sinal v está representada na figura Como é possível verificar pela equação 5.8 a saída do integrador nesta fase tem o sinal negativo pelo que a porta E deixará passar o sinal do oscilador para o contador. Se o tempo T 1 for escolhido de forma a que n 1 =2 n,sendononúmerodeflipflops do contador, então o contador que partiu de uma situação de reset estará agora novamente a zero.

14 102 CAPÍTULO 5. CONVESOES v T 1 T 2 t 1 t 2 t 3 t 4 t Figura 5.12: Evolução no tempo do sinal v. O interruptor S1 comuta para ligar o sinal V no instante de tempo t 2, correspondente a t 1 T 1.ComoV é negativo o sinal v começa agora a subir e como o módulo de V ésuperiorav a então o tempo necessário para o sinal regressar a zero e fazer o comparador comutar e desligar o contador é inferior a T 1, como está representado na figura esta agora verificar que o valor de contagem guardado no contador no instante t 3 é proporcional ao sinal de entrada V a, para que um circuito deste tipo possa ser usado para conversor. O valor do sinal v no instante t 3 é dado pela equação 5.9: Zt 2 v = 1 1 V a.dt C C V.dt =0 (5.9) t 1 t 2 Como V ev a são constantes pode escreverse: Zt 3 o que é equivalente a: V a.(t 2 t 1 )V.(t 3 t 2 )=0 (5.10) V a = V. T 2 T 1 (5.11) SeonúmerodeperíodosdeT 2 for n 2, então pode escreverse: V a = V. n 2 n 1 = V. n 2 2 n (5.12) Como n 2 é uma fracção de 2 n temos V a expresso com o valor digital n 2 em função de V. Para funcionar correctamente o sistema necessita de lógica de controlo para fazer o reset do contador entre t 3 et 4 e para controlar os interruptores S 1 es 2. Adesignaçãodeconversordeduplaramparesultadofactodeafigura 5.12 apresentar duas rectas com declives diferentes correspondentes aos dois períodos de integração.

15 5.3. CONVESOES DE ANALÓGICO PAA DIGITAL ADC 103 Este tipo de conversor apresenta como principal vantagem o facto de não necessitar de muito hardware, ter boa linearidade e precisão, não depender dos valores da resistência e condensador e ter boa imunidade ao ruído [11]. A principal desvantagem deste tipo de conversor é ser demasiado lento Características principais dos conversores de analógico para digital As principais características dos ADCs são idênticas às dos DACs tomando em conta que a entrada passa a ser analógica e a saída digital. Linearidade Tal como para os DACs o erro de linearidade mede as diferenças entre o comportamento real do ADC e o ideal na perspectiva da proporcionalidade entre as diferentes entradas e as correspondentes saídas. Monotonia Um conversores de analógico para digital deve ser monótono, isto é a saída digital deve sempre aumentar em resposta a uma entrada crescente. Um comportamento monótono de um conversor de analógico para digital implica um erro de não linearidade integral inferior a 1/2 LSB [11]. esolução A resolução é um parâmetro muito importante porque determina de forma directa o erro de quantificação que é, normalmente, uma das maiores contribuições para a falta de precisão. A resolução pode ser apresentada como um valor percentual em relação à gama do sinal de entrada ou ser calculada em função desta pela seguinte expressão: = gama_entrada n_int_qnt = gama_entrada 2 n (5.13) onde é a resolução, gama_entrada é a gama de variação do sinal de entrada e n_int_qntéonúmerodeintervalosdequantificação. Exemplo: Um conversor de 12 bits tem 2 12 intervalos de quantificação ou seja A sua resolução será aproximadamente de 0,024%. Para uma gama de sinal de entrada de 5V a 5V teremos: = gama_entrada n_int_qnt = 5 ( 5) 4096 =2.44mV (5.14)

16 104 CAPÍTULO 5. CONVESOES Precisão Na análise da precisão de um ADC incluise o efeito dos diversos tipos de erros (desvios de linearidade, variações da tensão de referência, ruído, quantificação, etc). A precisão é expressa em percentagem do valor da gama escolhida. Valores típicos são de 0.02% a 0.001% [8]. A precisão determina o número mínimo de bits que devem ser utilizados. Exemplo: Como exemplo suponhamos que se pretende fazer a utilização de um conversor com uma gama de sinal de 20V a 0V com precisão de 0.01%GS. O erro máximo resultante é de 2mV.Como o erro de quantificação é de 1/2LSB para 10 bits corresponderia a: Erro_qnt_10bits = GS. 1 2.LSB = =10. ' 10mV (5.15) A 10 bits corresponderia um erro de quantificaçãode10mv,a11bits5mv,a12 bits 2.5mV e a 13bits 1.25mV. Atendendo ao valor do erro máximo resultante da quantificação devem utilizarse 13 ou mais bits. Sensibilidade à temperatura Tal como os DACs, também os ADCs sofrem de sensibilidade à temperatura. Valores típicos desta sensibilidade são da ordem de 20ppm/ o C[8]. Formato Um conversor de analógico para digital pode produzir uma saída para o tipo de código pretendido: binário, complemento para dois, código de Gray, etc, pelo que é necessário escolher a solução que se adequa à aplicação pretendida. Por outro lado a saída estará preparada para ser ligada a um tipo de família lógica e também neste caso é necessário escolher a solução adequada. Tempo de conversão Corresponde ao tempo necessário para uma conversão completa do ADC e os valores típicos dos tempos de conversão vão de 50μs a 50ns [8]. Tensão analógica de entrada Especifica a gama máxima de tensão analógica de entrada que o conversor em questão pode utilizar.

17 5.4. EXEMPLO DE POCESSAMENTO DIGITAL DE SINAL 105 Tipo de ADC esolução Frequência de conversão Aplicações típicas Sistemas de aquisição de Aproximações 8a16bits 10 khz a 1 MHz dados genéricos, placas sucessivas de som para PC s Paralelo 6a10bits 100 khz a 800 MHz Vídeo, Telecomunicações Dupla rampa 12 a 24 bits 1 a 60 Hz Equipamentos de medida de elevada precisão Tabela 5.2: Comparação das topologias de ADCs apresentadas Comparação das topologias dos conversores de analógico para digital Uma vez analisados os princípios de funcionamento de algumas topologias de conversores de analógico para digital é conveniente ter uma perspectiva de como escolher uma solução para uma aplicação concreta. Tal poderá ser feito através dos seguintes princípios e da informação síntese colocada na tabela 5.2 [9]: se a velocidade for crítica, e resolução até 10 bits for suficiente, devese utilizar um ADC paralelo se a resolução for o mais importante, e o número de algumas conversões por segundo for suficiente, devese utilizar um ADC de dupla rampa nas restantes aplicações, para médias resoluções e média frequências de conversão, devese utilizar um ADC de aproximações sucessivas 5.4 Exemplo de processamento digital de sinal Para que o leitor tenha uma perspectiva mais abrangente dos sinais envolvidos num sistema com processamento digital de sinal é apresentado uma simulação numérica de um sistema muito simples, representado na figura Este sistema, que faz uso de conversores de analógico para digital e de digital para analógico de 3 bits, não contém nenhum bloco de processamento digital com o objectivo explícito de permitir comparar o sinal de entrada e de saída. Estas comparações podem ser feitas com base nas figuras 5.14 e Entrada Amostrador etentor ADC n DAC Saída Figura 5.13: Sistema com processamento digital de sinal utilizado no exemplo.

18 106 CAPÍTULO 5. CONVESOES Nas figuras 5.14 e 5.15 são utilizados dois sinais distintos de entrada, uma rampa e uma sinusóide respectivamente, e estão representados o sinal de entrada, o sinal à saída do amostrador retentor, o valor binário à saída do ADC e o sinal de saída. Figura 5.14: Sinais relativos ao exemplo de sistema com processamento digital de sinal com um sinal de entrada em rampa. O conversor de analógico para digital utilizado neste exemplo tem uma correcção em relação ao princípio de funcionamento apresentado para os conversores de rampa e de aproximações sucessivas de forma a que a decisão seja tomada a meio do intervalo entreosvaloresdesaída. Neste exemplo foi escolhida uma resolução baixa, de apenas 3 bits, para evidenciar as diferenças entre os sinais representados. Como é facilmente verificável pelos exemplos, com esta resolução, o sinal de saída apresentase significativamente diferente do sinal de entrada mas mantém uma parte da informação inicial.

19 5.5. EXECÍCIOS 107 Figura 5.15: Sinais relativos ao exemplo de sistema com processamento digital de sinal com um sinal de entrada sinusoidal. 5.5 Exercícios 5.1 Explique quais as desvantagens de umconversor de digital para analógico baseado na soma de corrente. 5.2 Explique quais as vantagens de um conversor de digital para analógico em escada 2 em comparação com um conversor baseado na soma de corrente. 5.3 Por que valores intermédios passam as saídas dos conversores de quatro bits em rampa e por aproximações sucessivas ao converter um valor de entrada de 7,5 Volts numa gama de zero a quinze Volts? 5.4 Explique qual a vantagem do DAC por aproximações sucessivas em relação ao DAC em rampa. 5.5 Qual é a resolução de um conversor de oito bits? 5.6 Explique qual a importância da escolha da tensão analógica de entrada para o funcionamento de um ADC.

20 108 CAPÍTULO 5. CONVESOES 5.7 Indique qual o número máximo de bits que deverá utilizar numa aplicação com a gama de entrada de 50V a 0V com precisão de 0.04%FS. (: Erro máximo 20mV. 9 bits'50mv; 10 bits '25mV;11 bits '12,5mV;>11 bits) 5.8 Explique como poderia alterar o princípio de funcionamento dos conversores de analógico para digital em rampa e por aproximações sucessivas de forma a que passem a apresentar na saída o valor mais próximo da entrada em vez de apresentarem o valor imediatamente acima e abaixo respectivamente.

21 Bibliografia [1] Enciclopédia wikipedia. disponível na internet em [2] Interface bus. disponível na internet em [3] Tsing Yi (Hong Kong Institute of Vocational Education). Electrical and telecomunicationscourseboard.disponívelnainternet. [4] ichard S. Sandige. Modern Digital Design. McGrawHill International Editions, [5] Jacob Millman and Arvin Grabel. Microelectronics. McGrawHill International Edition, [6] Sidney José Montebeller. Electrônica II. Faculdade de Engenharia de Sorocaba. disponível na internet em [7] Herbert Taub. Digital Circuits and Microprocessors. MaGrawHill International Editions, [8] Herbert Taub e Donald Schilling. Electrónica Digital. McGrawHill, [9] Jorge Manuel Martins. Sistema de aquisição e processamento de sinais, disponível em ltodi.est.ips.pt/jomm/. [10] Howard Austerlitz. Data Acquisition Techniques Using PCs. Academic Press, [11] Miguel Dias Pereira. Conversores digitalanalógico e analógicodigital. disponivel na internet em 20II/Cap2PTS 20II.PDF. [12] Conversores analógicodigitais e digitaisanalógicos. disponível na internet em: 4/ElectrCap4ADCDAC.htm. 109